KR910007278A - Ecl 클램프형 차단 구동기 - Google Patents

Ecl 클램프형 차단 구동기 Download PDF

Info

Publication number
KR910007278A
KR910007278A KR1019900014527A KR900014527A KR910007278A KR 910007278 A KR910007278 A KR 910007278A KR 1019900014527 A KR1019900014527 A KR 1019900014527A KR 900014527 A KR900014527 A KR 900014527A KR 910007278 A KR910007278 A KR 910007278A
Authority
KR
South Korea
Prior art keywords
ecl
clamp
blocking
potential power
power rail
Prior art date
Application number
KR1019900014527A
Other languages
English (en)
Inventor
떠블유. 프레이타스 오스카
Original Assignee
존 지. 웨브
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 지. 웨브, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 지. 웨브
Publication of KR910007278A publication Critical patent/KR910007278A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00376—Modifications for compensating variations of temperature, supply voltage or other physical parameters in bipolar transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음

Description

ECL 클램프형 차단 구동기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3 도는 본 발명에 따른 클램프형 차단 구동기 회로를 지니는 ECL 차동 게이트에 대한 개략적인 회로 다이어그램,
제3A도는 클램프형 차단 구동기 회로에 대한 변형예를 도시하는 부분적이며 개략적인 회로 다이어그램,
제4도는 제3도의 회로에 있고 고온 및 저온 동작을 비교하도록 출력에서 차단 상태로부터 유효한 ECL 논리 고전위 레벨 및 ECL논리 저전위 레벨로의 전이에 내재하는 뒤짐이나 지연의 제거를 도시하는 단순화된 그래프.

Claims (27)

  1. ECL 고전위 전력 레일 및 ECL 고전위 전력 레일 사이에 연결되며 차동 신호 입력과 함꼐 차동 입력용 제1 및 제2게이트 트랜지스터 요소를 지니고 상기 제1 및 제2게이트 트랜지스터 요소중 한 게이트 트랜지스터 요소의 콜렉터 노드에, ECL 게이트가 스위칭 모드로 동작하는 동안 고전위 레벨 및 저전위 레벨(VOH,VOL)의 ECL 출력 신호를 공급하는 ECL 출력에 연결된 적어도 한 개의 출력 노드를, 지니는 ECL 게이트용으로 사용되며, 차단상태에서 상기 ECL 출력을 최대 차단 전위 레벨(VOLZ)까지 하향이동시키도록 상기 출력 노드에 동작상 연결되는 ECL 차단 구동기 회로에 있어서, 상기 차단 상태에서 차단 전압 레벨(VOLZ), 실질적으로 최소 전압 레벨로 상기 ECL 출력을 클램프하여 상기 스위칭 모드에서 ECL 게이트 동작을 빠르게 복귀하도록 ECL 고전압 전력 레일 및 상기 출력 노드사이에 동작상 연결되는 차단 클램프 회로를 포함하는 ECL 클램프형 차단 구동기 회로.
  2. 제1항에 있어서, 상기 차단 클램프 회로는 상기 ECL 고전위 전력 레일 및 ECL 저전위 전력 레일사이에 동작상 직렬로 연결된 클램프용 전류싱크부 및 클램프용 레지스터 요소를 포함하여 일정한 전류를 발생시키므로, 상기 클램프용 레지스터 요소 양단에 일정한 전압강하를 발생시키는 ECL 형 차단 구동기 회로.
  3. 제2항에 있어서, 상기 클램프 회로는 상기 ECL 고전위 전력 레일 및 상기 출력 노드 사이에 동작상 직렬로 연결된 클램프용 트랜지스터 요소의 베이스-에미터 접합 및 상기 클램프용 레지스터 요소를 포함하는 ECL 차단구동기 회로.
  4. 제3항에 있어서, 상기 클램프용 트랜지스터 요소는 상기 ECL 고전위 전력레일에 연결된 콜렉터 노드를 지니는 에미터 플로워 구성으로 연결되는 ECL 차단 구동기 회로.
  5. 제1항에 있어서, 상기 차단 클램프 회로는 상기 ECL 고전위 전력 레일 및 상기 출력 노드 사이에 동작상 직렬로 연결된 다이오드 스택부를 포함하는 ECL 차단 구동기 회로.
  6. 제5항에 있어서, 상기 다이오드 스택부는 동작상 직렬로 연결된 클램프용 트랜지스터 요소의 베이스-에미터 접합부 및 제1다이오드 요소를 포함하는 ECL 차단 구동기 회로.
  7. 제6항에 있어서, 상기 제1다이오드 요소는 적어도 한개의 쇼트키 다이오드 요소 및 이 쇼트키 다이오드 요소 및 상기 ECL 저전위 전력 레일사이에 연결된 바이어스 전류 회로를 포함하는 ECL 차단 구동기 회로.
  8. 제7항에 있어서, 클램프용 트랜지스터 요소는 상기 ECL 고전위 전력 레일에 연결된 콜렉터 노드를 지니는 에미터 플로워 구성으로 연결되는 ECL 차단 구동기 회로.
  9. 제1항에 있어서, 상기 차단 구동기 회로는 상기 ECL 고전위 전력 레일 및 공통 에미터 노드 결합부 사이에 동작상 연결되며 스위칭 모드 동안 동작되는 ECL 트랜지스터 요소 및 상기 출력 노드 및 상기 공통 에미터 노드 결합부 사이에 동작상 연결되고 상기 차단 상태에서 도통하는 적어도 한개의 차단용 트랜지스터 요소를 포함하며 상보적인 OE 및 OEN 입력 신호를 수신하는 차동 입력을 지니는 출력용 이네이블 게이트를 포함하고, 상기 차단 클램프 회로는 상기 차단용 트랜지스터 요소가 도통하는 차단 상태동안 동작하는 ECL 차단 구동기 회로.
  10. 제3항에 있어서, 상기 ECL 게이트의 출력 노드에 연결된 출력 버퍼인 에미터 플로워 트랜지스터 요소를 더우기 포함하며, 상기 ECL 출력은 종단 레지스터요소를 지니는 출력 버퍼인 에미터 플로워 트랜지스터 요소의 에미터 노드에 연결됨과 아울러 종단 전원(VTT)도 상기 에미터 노드에 연결되고 상기 차단 상태의 차단 클램프 회로는 상기 클램프용 레지스터 요소 양단에 걸린 전압 강하(VR7)및 베이스-에미터 접합(VBE)에 의하여 설정되며 상기 출력 노드에 발생되는 클램프 전압 레벨을, 상기 종단 전압(VTT)에 1VBE를 더한 전압 레벨보다 약간 더 큰 클램프 전압 레벨로 유지하는 ECL 차단 구동기 회로.
  11. 제1항에 있어서, 상기 ECL 게이트의 제1 및 제2 게이트 트랜지스터 요소는 제1 공통 에미터 노드 결합과 연결되며 제1 ECL 전류 싱크부는 상기 제1공통 에미터 노드 결합 및 ECL저전위 전력 레일 사이의 회로내에 연결되고, 상기 차단 구동기 회로는 제2 및 제3 공통 에미터 노드 결합에 동작상 연결되는 복수개의 차단 구동기 트랜지스터 요소를 포함하며, 제2 차단용 전류 싱크부는 제3 공통 에미터 노드 결합 및 ECL 저전위 전력 레일 사이에 동작상 연결되고, 상기 제2 공통 에미터 노드 결합은 상기 제1 ECL 전류 싱크부에 연결되며, 상기 차단용 트랜지스터 요소는 상기 ECL 게이트가 스위칭 모드로 동작되도록 적어도 한개의 OE 트랜지스터 요소를 지니는 적어도 한개의 출력용 이네이블 게이트를 포함하고, 상기 ECL 출력에 발생되는 최소 전압을 상기 차단 전압 레벨(VOLZ)로 클램프시키도록 차단 상태에서 동작하며, 상기 차단 클램프 회로는 상기 ECL 고전위 전력 레일 및 ECL 저전위 전력 레일사이에 동작상 연결되는 큼램프용 제3 전류 싱크부 및 그클램프용 레지스터 요소를 포함하고, 상기 클램프용 제3전류 싱크부는 상기클램프용 레지스터 요소 양단에 일정한 전압강하(VR7)를 설정하도록 상기 클램프용 레지스터 요소를 거쳐 일정한 전류를 발생시키며, 적어도 한개의 클램프용 트랜지스터 요소의 베이스-에미터 접합은 사기 ECL 고전위 전력 레일 및 상기 출력 노드사이의 차단 클램프 회로내에서 상기 클램프용 레지스터요소와 동작상 직렬로 연결되는 ECL 차단 구동기 회로.
  12. 제1항에 있어서, 상기 제1 및 제2 게이트 트랜지스터 요소의 각 콜렉터 노드 및 상기 ECL 고전위 전력 레일 사이에 각기 연결된 제1 및 제2 스윙용 레지스터 요소, 및 상기 제1 및 제2 게이트 트랜지스터 요소의 콜렉터 사이에 동작상 연결된 온도 보상 교차 회로망을 더우기 포함하며, 상기 온도 보상 교차 회로망은 상기 ECL 게이트의 바람직한 동작 온도 범위에 걸쳐서 VOH로부터 VOL로의 전압 범위에 걸친 스위칭 모드로 온도보상하도록 구성, 배치되고, 상기 차단 클램프 회로는 특정화된 최소 차단 전압 레벨(VOLZ)이하인 차단 상태동안 상기 ECL출력에서 온도에 영향을 주는 전압 강하를 방지하는 ECL 차단 구동기 회로.
  13. 제11항에 있어서, 상기 제1 출력용 이네이블 게이트는 상기 ECL 게이트가 스위칭 모드로 동작되는 동안 상기 ECL게이트를 상기 제1 전류 싱크부에 연결시키며 차단 상태동안 상기 ECL게이트를 상기 제1 전류 싱크부로부터 단선시키는 제1 ECL전류 싱크부 및 상기 출력 노드 사이에 동작상 연결되는 적어도 한개의 차단 구동기 트랜지스터 요소 및 상기 제1 및 제2 게이트 트랜지스터 요소의 제1 공통 에미터 노드 결합사이에 동작상 연결되는 제1 OE 트랜지스터 요소를 포함하는 ECL 차단 구동기 회로.
  14. 제1항에 있어서, 상기 차동 신호 입력은 상보적인 직접 및 반전 입력 신호를 수신하도록 각기 연결되는 ECL 차단 구동기 회로.
  15. ECL 고전위 전력 레일 및 (VCC) 및 ECL 저전위 전력 레일 및 (VEE) 사이에 연결되며 각각의 베이스 노드에 차동 신호 입력을 지니고 제1 공통 에미터 노드 결합을 지닌 차동 입력동 제1 및 제2 게이트 트랜지스터 요소, 및 상기 제1 공통 에미터 노드 결합 및 ECL 저전위 전력 레일사이의 회로내에 연결된 제1 ECL 전류 싱크부를 지니며 상기 제1 및 제2 게이트 트랜지스터 요소의 각 콜렉터 노드에, ECL 게이트가 스위칭 모드로 동작하는 동안 ECL 고전위 레벨(VOL) 및 ECL 저전위 레벨(VOUT)의 ECL 출력 신호를 공급하도록 제1 및 제2 출력 버터인 에미터 플로워 트랜지스터 요소를 거쳐 차동 또는 상보 ECL출력에 각기 연결된 상보 출력 노드를, 지니는 ECL 게이트용이고, 상기 상보 출력 노드에 동작상 각기 연결되며 OE나 OEN신호에 응답하여 도통된 다음 상보 ECL 출력을 차단 상태의 최대 차단전위 레벨(VOLZ)까지 하향 이동시키는 복수개의 차단 구동기 트랜지스터,상기 차단용 트랜지스터 요소중 적어도 한 트랜지스터 요소를 포함하는 적어도 한개의 출력용 이네이블 게이트 및 상기 제2 공통 에미터 노드 결합 및 상기 ECL저전위 전력 레일 사이에 동작상 연결된 차단용 제2 전류 싱크부를 포함하는 ECL 차단 구동기 회로에 있어서, 상기 상보 ECL 출력을 실질적으로 차단 상태으 최소 전압 레벨(VOLZ)로 클램프하여, 상기 차단용 트랜지스터 요소가 턴오프됨에 따라 상기 ECL 게이트 동작을 스위칭 모드로 복귀시키도록 상기 ECL 고전위 전력 레일 및 상기 상보 출력 노드사이에 각기 연결된 제1 및 제2 차단 클램프 회로 가지를 지니는 차단 클램프 회로를 포함하는 ECL 차단 구동기.
  16. 제15항에 있어서, 상기 차단 클램프 회로는 상기 ECL 고전위 전력 레일 및 상기 ECL 저전위 전력 레일 사이에 동작상 직렬로 연결된 클램프용 제3 전류 싱크부 및 차단용 레지스터 요소를 포함하며, 상기 클램프용 전류 싱크부는 상기 클램프용 레지스터 요소 양단에 실질적으로 일정한 전압강하(VR7)를 설정하도록 상기 클램프용 레지스터 요소를 거쳐 실질적으로 일정한 전류를 발생시키고, 상기 제1 클램프 회로 가지는 상기 상보 출력 노드중 한 상보 출력 노드 및 상기 ECL 고전위 전력 레일 사이에 있는 클램프용 레지스터 요소와 동작상 직렬로 연결된 적어도 한개의 제1클램프용 트랜지스터 요소의 베이스-에미터 접합을 포함하며, 상기 제2 클램프 회로 가지는 상기 상보 출력 노드중 타 상보 출력 노드 및 상기 ECL 고전위 전력 레일사이에 있는 클램프용 레지스터 요소와 동작상 직렬로 연결된 적어도 한개의 베이스-에미터 접합을 포함하는 ECL 차단 구동기 회로.
  17. 제16항에 있어서, 상기 제1 및 제2 클램프용 트랜지스터 요소는 상기 ECL 고전위 전력 레일에 연결된 콜렉터 노드를 지니는 에미터 플로워 구성내에 있는 ECL 차단 구동기 회로.
  18. 제15항에 있어서, 상기 ECL 고전위 전력 레일 및 상기 제1 및 제2 게이트 트랜지스터 요소의 각 콜렉터 노드 사이에 각기 연결된 제1,제2 스윙용 레지스터 요소, 및 상기 제1 및 제2 게이트 트랜지스터 요소의 콜렉터 노드 사이에 동작상 연결된 온도 보상 교차 회로망을 더우기 포함하며, 상기 온도 보상 교차 회로망은 상기 ECL게이트의 바람직한 동작 온도 범위에 걸쳐서 VOH로부터 VOL로의 전압 범위에 걸친 스위칭 모드로 구성, 배치되고, 상기 차단 클램프 회로는 특정화된 최소 차단 전압 레벨(VOLZ) 이하인 차단 상태 동안 상기 ECL출력에서 온도에 영향을 주는 전압 강하를 방지하도록 구성. 배치되는 ECL 차단 구동기 회로.
  19. 제15항에 있어서, 상기 차단 클램프 회로는 제1 및 제2 다이오드 가지를 지닌 다이오드 스택 회로를 포함하는 ECL 차단 구동기 회로.
  20. 스위칭 모드로 동작하는 동안 고전위 레벨(VOH) 및 저전위 레벨(VOL)의 ECL 출력 신호를 ECL출력에 공급하는 적어도 한개의 ECL출력 노드를 지니며 상기 ECL출력을 차단 상태의 최대 차단 전위 레벨(VOLZ)까지 하향 이동시키도록 상기 출력 노드에 연결된 적어도 한개의 차단용 트랜지스터 요소를 지니는 ECL 게이트용 ECL차단 구동기 회로에 있어서, 차단 상태의 차단 전압 레벨(VOLZ)에서 상기 ECL 출력을 실질적으로 최소 전압까지 클램프하여 상기 ECL 게이트 동작이 스위칭 모드로 복귀하도록 상기 ECL 출력 노드에 연결된 차단 클램프 회로 수단을 포함하는 ECL 차단 구동기 회로.
  21. 제20항에 있어서, 상기 ECL 게이트는 ECL 고전위전력 레일 및 ECL 저전위 전력 레일 사이에 동작상 연결되며, 상기 차단 클램프 회로 수단은 상기 차단 클램프 회로 수단의 동작을 상기 ECL 고전위 전력 레일로 기준하도록 상기 ECL 출력 노드 및 상기 ECL 고전위 전력 레일 사이에 연결되는 ECL 차단 구동기 회로.
  22. 제15항에 있어서, 상기 차단 클램프 회로 수단은 상기 ECL 고전위 전력 레일 및 상기 ECL 저전위 전력 레일 사이에 동작상 직렬로 연결된 클램프용 전류 싱크부 및 클램프용 레지스터 요소를 포함하며, 상기 클램프용 전류 싱크부는 상기 클램프용 레지스터 요소 양단에 일정한 전압강하(VR7)를 설정하도록 상기 클램프용 레지스터 요소를 거쳐 일정한 전류를 발생시키고, 전압강하(VBE)를 지니는 베이스-에미터 접합을 지닌 적어도 한개의 클램프용 트랜지스터 요소는 상기 ECL 고전위 전력 레일 및 상기 출력 노드 사이에 있는 클램프용 레지스터 요소와 직렬로 연결되는 ECL 차단 구동기 회로.
  23. 제22항에 있어서, 상기 클램프용 트랜지스터 요소는 상기 ECL 고전위 전력 레일에 연결된 콜렉터 노드를 지니는 에미터 플로워 구성으로된 ECL 차단 구동기 회로.
  24. 제20항에 있어서, 상기 차단 클램프 회로는 다이오드 스택부를 포함하는 ECL 차단 구동기 회로.
  25. 제24항에 있어서, 상기 다이오드 스택부는 상기 ECL 고전위 전력 레일 및 상기 출력 노드 사이에 있는 제1 다이오드 요소와 직렬로 연결되며 전압 강하(VBE)를 지니는 베이스-에미터 접합을 지닌 적어도 한개의 클램프용 트랜지스터 요소 및 제1 다이오드 요소를 포함하는 ECL 차단 구동기 회로.
  26. 제25항에 있어서, 상기 클램프용 트랜지스터 요소는 에미터 폴로워 구성으로 연결되는 ECL 차단 구동기 회로.
  27. 제25항에 있어서, 상기 제1 다이오드 요소는 적어도 한개의 쇼트키 다이오드를 포함하며, 상기 쇼트키 다이오드 및 상기 ECL저전위 전력 레일사이에 연결된 바이어스 전류 회로를 포함하는 ECL 차단 구동기 회로.
    ※ 참고사항 : 최초 출원 내용에 의하여 공개하는 것임.
KR1019900014527A 1989-09-15 1990-09-14 Ecl 클램프형 차단 구동기 KR910007278A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/407,544 US5025179A (en) 1989-09-15 1989-09-15 ECL clamped cutoff driver circuit
US407,544 1989-09-15

Publications (1)

Publication Number Publication Date
KR910007278A true KR910007278A (ko) 1991-04-30

Family

ID=23612528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014527A KR910007278A (ko) 1989-09-15 1990-09-14 Ecl 클램프형 차단 구동기

Country Status (4)

Country Link
US (1) US5025179A (ko)
EP (1) EP0417617A3 (ko)
JP (1) JP2858272B2 (ko)
KR (1) KR910007278A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072136A (en) * 1990-04-16 1991-12-10 Advanced Micro Devices, Inc. Ecl output buffer circuit with improved compensation
JPH04132252A (ja) * 1990-09-21 1992-05-06 Hitachi Ltd 半導体集積回路装置
US5448188A (en) * 1990-11-30 1995-09-05 Fuji Photo Film Co., Ltd. Signal processing device for providing a signal corresponding to an input signal and for providing a signal which does not correspond to the input signal
US5175488A (en) * 1991-05-10 1992-12-29 Digital Equipment Corporation Master ECL bias voltage regulator
US5321320A (en) * 1992-08-03 1994-06-14 Unisys Corporation ECL driver with adjustable rise and fall times, and method therefor
US5323068A (en) * 1992-11-17 1994-06-21 National Semiconductor Corporation Low power low temperature ECL output driver circuit
US5432466A (en) * 1994-03-31 1995-07-11 Motorola, Inc. ECL to TTL translator with power supply noise suppression

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680480A (en) * 1984-08-31 1987-07-14 Storage Technology Corporation Output driver circuit for LSI and VLSI ECL chips with an active pulldown
US4745304A (en) * 1985-05-03 1988-05-17 Advanced Micro Devices, Inc. Temperature compensation for ECL circuits
US4682058A (en) * 1986-07-03 1987-07-21 Unisys Corporation Three-state logic circuit for wire-ORing to a data bus
JPS63302621A (ja) * 1987-06-02 1988-12-09 Fujitsu Ltd 半導体集積回路
US4849659A (en) * 1987-12-15 1989-07-18 North American Philips Corporation, Signetics Division Emitter-coupled logic circuit with three-state capability

Also Published As

Publication number Publication date
EP0417617A2 (en) 1991-03-20
JPH03277015A (ja) 1991-12-09
US5025179A (en) 1991-06-18
JP2858272B2 (ja) 1999-02-17
EP0417617A3 (en) 1992-05-06

Similar Documents

Publication Publication Date Title
US20050134251A1 (en) Voltage level shifting circuit with improved switching speed
JPH0876901A (ja) 電流切換え型バス・ドライバ
US4311927A (en) Transistor logic tristate device with reduced output capacitance
KR920013923A (ko) 레벨 변환 회로
JPH05259883A (ja) 低電圧出力駆動器
KR960012719A (ko) 전압 클램프 회로와 클램프 해제 회로를 갖는 BiCMOS 푸쉬-풀 형 논리 장치
US5469097A (en) Translator circuit with symmetrical switching delays
KR900019365A (ko) 고속 ecl/cml-ttl 트랜슬레이터 회로
KR910007278A (ko) Ecl 클램프형 차단 구동기
US4623803A (en) Logic level translator circuit for integrated circuit semiconductor devices having transistor-transistor logic output circuitry
US5012128A (en) High speed push-pull driver having current mirror pull-down
US4945265A (en) ECL/CML pseudo-rail circuit, cutoff driver circuit, and latch circuit
US3549899A (en) Input and output emitter-follower cml circuitry
US4488063A (en) EFL Latch merged with decoder-multiplexer
US5013938A (en) ECL cutoff driver circuit with reduced stanby power dissipation
KR910013731A (ko) Ttl 게이트 전류원 제어형과 구동 및 클램프회로와 함께 사용하는 고속 ecl/cml-ttl트랜슬레이터 회로
US6433613B1 (en) Translating switch circuit with disabling option
KR910005576A (ko) 차동 출력을 지니는 ttl-ecl/cml 트랜슬레이터 회로
US5075566A (en) Bipolar emitter-coupled logic multiplexer
US5021687A (en) High speed inverting hysteresis TTL buffer circuit
US5896058A (en) High speed totem pole FET driver circuit with differential cross conduction prevention
US5293083A (en) Fast limited swing push-pull driver
Henle et al. The application of transistors to computers
KR910014944A (ko) 반도체 집적회로장치
US5258661A (en) High noise tolerance receiver

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid