KR910007202Y1 - Muting circuit - Google Patents

Muting circuit Download PDF

Info

Publication number
KR910007202Y1
KR910007202Y1 KR2019880018039U KR880018039U KR910007202Y1 KR 910007202 Y1 KR910007202 Y1 KR 910007202Y1 KR 2019880018039 U KR2019880018039 U KR 2019880018039U KR 880018039 U KR880018039 U KR 880018039U KR 910007202 Y1 KR910007202 Y1 KR 910007202Y1
Authority
KR
South Korea
Prior art keywords
mute
pulse
circuit
microcomputer
integrating
Prior art date
Application number
KR2019880018039U
Other languages
Korean (ko)
Other versions
KR900009343U (en
Inventor
오지병
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019880018039U priority Critical patent/KR910007202Y1/en
Publication of KR900009343U publication Critical patent/KR900009343U/en
Application granted granted Critical
Publication of KR910007202Y1 publication Critical patent/KR910007202Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50Tuning indicators; Automatic tuning control
    • H04N5/505Invisible or silent tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.No content.

Description

펄스 신장을 통한 뮤트회로Mute circuit through pulse extension

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제2도는 본 고안의 각부 파형도.2 is a waveform diagram of each part of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

D1-D5: 다이오드 5, 6 : 적분회로D 1 -D 5 : Diode 5, 6: Integrating circuit

7 : 오디오앰프 Q1-Q3: 트랜지스터7: Audio amplifier Q 1 -Q 3 : Transistor

R1-R10: 저항 C1-C3: 콘덴서R 1 -R 10 : Resistor C 1 -C 3 : Capacitor

1 : 마이콤 2중간주파수부 :1: Micom 2 middle frequency unit:

3 : 펄수조정단 4 : 뮤트부3: pulse number adjusting stage 4: mute section

본 고안은 텔레비젼에 있어서, 채널 전환시에 뮤트 펄스폭을 신장시켜 오디오신호를 뮤트시키도록 하는 펄스신장을 통한 뮤트회로에 관한 것이다.The present invention relates to a mute circuit through a pulse extension in which a mute pulse width is extended to mute an audio signal in a channel switching.

통상 마이콤은 초기 소프트 웨어 구성시에 뮤트 타임을 설정 하므로 텔레이젼의 채널전환시에는 뮤트 타임에 의한 뮤트 동작이 이루어져야 되나 마이콤의 뮤트 타임이 채널 전환시 발생되는 노이즈 타임보다 짧을 경우는 마이콤의 소프트 웨어를 수정하여 보완하야야 하는 어려움이 있었다.In general, the micom sets the mute time during the initial software configuration. Therefore, the mute operation must be performed by the mute time during the channel switching of the telephony. There was a difficulty to correct by modifying.

즉 마이콤에서 인가되어 뮤트를 콘트롤하는 뮤트신호의 펄스 폭이 짧을 경우 오디오 신호의 뮤트가 정확히 이루어 지지 않게 되므로 마이콤의 소프트 웨어를 변경시켜 뮤트 타임을 조정해 주거나 마이콤의 뮤트타임내에 오디오 신호 뮤트가 행하여지도록 회로를 구성해 주어야만 하였다.In other words, if the pulse width of the mute signal applied from the microcomputer to control the mute is short, the audio signal is not muted correctly. The circuit had to be constructed.

본 고안은 이와 같은 점을 감안하여 마이콤에서 출력되는 뮤트 펄스폭을 신장시켜 셋트의 채널전환시 신장된 뮤트펄스에 의해 오디오 신호를 완전히 뮤트시킬 수 있도록 한 것이다.In view of the above, the present invention extends the mute pulse width output from the microcomputer to completely mute the audio signal by the expanded mute pulses during the channel switching of the set.

즉 본 고안은 마이콤에서 출력되는 뮤트 펄스폭이 약간 짧아 뮤트가 이루어지지 않아 오동작을 할때 뮤트펄스폭을 신장시켜 셋트의 채널 전환시에 오디오 노이즈를 뮤트 시키도록 한 것이다.In other words, the present invention is that the mute pulse width output from the microcomputer is slightly short so that the mute is not made, so that when the malfunction occurs, the mute pulse width is extended to mute the audio noise during the channel switching of the set.

이와 같은 목적의 본 고안을 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.When the present invention for this purpose is described in detail by the accompanying drawings as follows.

채널 변환시나 파우어 온/오프시 마이콤(1)에서는 뮤트 펄스를 발생시켜 뮤트부(4)의 트랜지스터(Q3)를 "턴온" 시킴으로써 중간주파수부(2)의 중간주파신호가 오디오 앰프(7)에 인가되는 것을 차단시켜 주어 채널변환시 및 파우어 온/오프시 오디오 노이즈를 뮤트시키도록 하는데 있어서, 본 고안은 마이콤(1)의 뮤트 펄스폭이 짧을 경우 펄스조정단(3)을 통하여 신장된 뮤트펄스를 뮤트부(4)에 인가시키도록 구성한 것이다.During channel switching or power on / off, the microcomputer 1 generates a mute pulse to turn on the transistor Q 3 of the mute unit 4 to turn the intermediate frequency signal of the intermediate frequency unit 2 into the audio amplifier 7. In order to mute the audio noise at the time of channel conversion and power on / off by blocking the application to the present invention, the present invention extends through the pulse adjusting stage 3 when the mute pulse width of the microcomputer 1 is short. Is configured to apply to the mute (4).

즉 마이콤(1)의 뮤트펄스는 버퍼용 트랜지스터(Q1)를 통하여 적분회로(5)에 인가되어 적분되어진 후 저항(R1)(R2)에 의해 설정된 전압으로 다이오드(D3)를 통하여 클리핑 되어지며 클리핑된 펄스는 버퍼용 트랜지스터(Q2)를 통하여 다시한번 적분회로(6)에서 적분되어진다.That is, the mute pulse of the microcomputer 1 is applied to the integrating circuit 5 through the buffer transistor Q 1 and integrated, and then through the diode D 3 at the voltage set by the resistor R 1 (R 2 ). The clipped pulse is integrated in the integrating circuit 6 again through the buffer transistor Q 2 .

그리고 적분회로(6)에서 적분된 펄스는 저항(R3)(R4)에 의해 설정된 기준전압으로 다이오드(D4)를 통하여 클리핑되어진 후 신장된 뮤트 펄스로 뮤트부(4)의 트랜지스터(Q3)의 베이스에 인가되게 구성한다.The pulse integrated in the integrating circuit 6 is clipped through the diode D 4 to the reference voltage set by the resistors R 3 and R 4 , and then the transistor Q of the muting unit 4 is extended to the mute pulse. It is configured to be applied to the base of 3 ).

이때 다이오드(D5)는 역방향 저지용 다이오드이고 다이오드(D1)(D2)와 저항(R9)(R10)은 적분회로(5)(6)의 충전전압을 빠르게 방전시켜 준다.In this case, the diode D 5 is a reverse blocking diode, and the diodes D 1 (D 2 ) and the resistors R 9 (R 10 ) quickly discharge the charging voltages of the integrating circuits 5 and 6.

한편 본 고안에서 펄스 신장을 위한 적분회로와 클리핑 회로를 2단으로 사용하였으나 필요에 따라 다단으로 연결시켜 펄스를 더욱 신장시킬 수 있는 것이다.Meanwhile, in the present invention, the integrating circuit and the clipping circuit for extending the pulse are used in two stages, but the pulse can be further extended by connecting in multiple stages as necessary.

텔레비젼의 채널 전환시나 파우어 온/오프 시에 마이콤(1)의 단자(P)에서는 제2도의 (a)에서와 같은 뮤트펄스를 출력시켜 뮤트부(4)를 구동시킴으로써 중간 주파수부(2)의 중간주파 신호가 오디오 앰프(7)에 인가되어 출력되는 것을 뮤트시켜 주게 된다.At the time of channel switching or power on / off of the television, the terminal P of the microcomputer 1 outputs a mute pulse as shown in FIG. The intermediate frequency signal is applied to the audio amplifier 7 and muted.

그러나 상기 마이콤(1)의 뮤트 펄스폭이 짧을 경우에는 완전한 뮤트 동작이 이루어지지 못하는 경우가 발생하므로 본 고안에서는 제2도의 (a)에서와 같은 뮤트 펄스를 제2도의 (e)에서와 같은 펄스로 신장시켜 뮤트동작을 행하게 하므로서 채널 전환시나 파우어 온/오프시에 완벽한 오디오 신호의 뮤트가 이루어지도록 한것이다.However, when the mute pulse width of the microcomputer 1 is short, a full mute operation may not be performed. Therefore, in the present invention, a mute pulse as shown in (a) of FIG. 2 is applied to a pulse as shown in (e) of FIG. It is designed to mute the perfect audio signal during channel switching or power on / off by extending the function to mute operation.

즉 마이콤(1)의 단자(P)에서는 채널 전환시나 파우어 온/오프시에 제2도의 (a)에서와 같은 뮤트 펄스를 출력시키게 되고 이러한 뮤트 펄스는 역방향 저지용 다이오드(D5)를 통한 후 버퍼용 트랜지스터(Q1)의 베이스에 인가되어 트랜지스더(Q1)의 에미터측으로 출력되어 적분회로(5)에 인가된다.That is, the terminal P of the microcomputer 1 outputs a mute pulse as shown in (a) of FIG. 2 during channel switching or power on / off, and the mute pulse passes through the reverse blocking diode D 5 . is applied to the base of the buffer transistor (Q 1) for the output side Transitional emitter of Valesdir (Q 1) is applied to the integrating circuit (5).

저항(R6)과 콘덴서(C1)로 구성된 적분회로(5)에서는 버퍼용 트랜지스터(Q1)를 통하여 인가되는 제2도의 (a)에서와 같은 뮤트 펄스를 적분시켜 제2도의 (a)에서와 같은 뮤트 펄스를 적분시켜 제2도의 (b)에서와 같은 파형으로 출력시키게 되며 이때 적분회로(5)에 연결된 다이오드(D1)와 저항(R9)은 콘덴서(C1)에 충전된 전압을 빠르게 방전시켜 주게 된다.In the integrating circuit 5 composed of the resistor R 6 and the condenser C 1 , the mute pulse as in FIG. 2A applied through the buffer transistor Q 1 is integrated to integrate the mute pulse as shown in FIG. By integrating the mute pulse as shown in FIG. 2 (b) and outputting the same waveform as in (b) of FIG. 2, the diode D 1 and the resistor R 9 connected to the integrating circuit 5 are charged in the capacitor C 1 . It will discharge the voltage quickly.

이같이 적분회로(5)에서 적분된 제2도의 (b)에서와 같은 파형은 다이오드(D3)를 통하여 저항(R1)(R2)에 의해 설정된 기준전압(Vref1)으로 클리핑되어지게 되며 클리핑되어진 펄스는 버퍼용 트랜지스터(Q2)를 통하여 제2도의 (c)에서와 같이 출력되어진다.As such, the waveform as shown in (b) of FIG. 2 integrated in the integrating circuit 5 is clipped to the reference voltage Vref1 set by the resistor R 1 and R 2 through the diode D 3 . The pulse is outputted as shown in FIG. 2C through the buffer transistor Q 2 .

즉 적분회로(5)의 적분 파형은 저항(R1)(R2)에 의해 설정된 기준전압Vref)으로 클리핑되어져 버퍼용 트랜지스터(Q2)를 통하여 제2도의 (c)에서와 같은 뮤트 펄스로 출력되어지며, 이때 트랜지스터(Q2)를 통하여 출력되는 제2도의 (c)에서와 같은 뮤트 펄스는 마이콤(1)에서 출력되는 제2도의 (a)에서와 같애 뮤트 펄스에 비하여 그 폭이 신장되어 있음을 알게 된다.In other words, the integral waveform of the integrating circuit 5 is clipped to the reference voltage Vref set by the resistors R 1 and R 2 , and is muted as shown in (c) of FIG. 2 through the buffer transistor Q 2 . In this case, the mute pulse as shown in (c) of FIG. 2 output through the transistor Q 2 is the same as the mute pulse as shown in (a) of FIG. You know that you are.

그리고 버퍼용 트랜지스터(Q2)를 통하여 출력되는 제2도의 (c)에서와 같은 파형은 저항(R8)과 콘덴서(C2)로 구성뒨 적분회로(6)에서 제2도의 (d)에서의 같이 적분 되어진다.The waveform as shown in (c) of FIG. 2 output through the buffer transistor Q 2 is composed of a resistor (R 8 ) and a capacitor (C 2 ). It is integrated as

이때 적분회로(6)에 연결된 다이오드(D2)와 저항(R10)은 콘덴서(C2)의 충전전압을 빠른 시간에 방전되게 하여 준다.At this time, the diode D 2 and the resistor R 10 connected to the integrating circuit 6 allow the charging voltage of the capacitor C 2 to be discharged in a short time.

즉 마이콤(1)의 뮤트 펄스가 적분회로(5)에서 적분되어지듯 트랜지스터(Q2)를 통하여 출력되는 뮤트 펄스가 적분회로(6)에서 적분된 후 제2도의 (d)에서와 같이 출력되어진다.That is, as the mute pulse of the microcomputer 1 is integrated in the integrating circuit 5, the mute pulse output through the transistor Q 2 is integrated in the integrating circuit 6 and then output as shown in (d) of FIG. Lose.

이같이 적분회로(6)에서 적분된 파형은 다이오드(D4)를 통하여 저항(R3)(R4)으로 설정된 기준전압(Vref2)에 의해 클리핑되어진 후 뮤트부(4)의 트랜지스터(Q3)의 베이스에 인가되게 된다.The waveform integrated in the integrating circuit 6 is clipped by the reference voltage Vref2 set to the resistor R 3 and R 4 through the diode D 4 and then the transistor Q 3 of the mute part 4. It is applied to the base of.

즉 제2도의 (d)에서와 같은 적분회로(5)의 적분 파형은 저항(R3)(R4)의 의해 설정되어지는 기준전압(Vref2)에 의해 클리핑되어지게 되므로 트랜지스터(Q3)의 베이스에는 제2도의 (e에서와 같은 파형이 인가되게 되며 이때 트랜지스터(Q3)의 베이스에 인가되는 파형의 전압 레벨은 트랜지스터(Q3)를 구동시킬 수 있을 정도의 전압을 레벨이면 된다.In other words the integral waveform is the resistance (R 3) (R 4) Because be clipped is by the reference voltage (Vref2) to be set by a transistor (Q 3) of the integrated circuit 5, as in the second degree (d) base, the voltage level of the waveform applied to the base of the second degree (this waveform is to be applied as in the e case transistor (Q 3) is when a voltage enough to drive the transistor (Q 3) level.

이와 같이 제2도의 (e)와 같은 파형이 트랜지스터(Q3)의 베이스에 인가되어 트랜지스터(Q3)를 "턴온" 시키므로 중간주파수부(2)의 중간 주파신호가 오디오 앰프(7)에 인가되어 출력되는 것을 완전히 뮤트시켜 주게 된다.Thus, the waveform, such as 2 degrees (e) is applied to the base of the transistor (Q 3) transistor (Q 3), because the "turn-on" the intermediate frequency signal of an intermediate frequency section (2) is applied to the audio amplifier (7) This will mute the output completely.

즉 최초 마이콤(1)에서 출력시킨 뮤트 펄스(제2도의 (a) 참조)와 오디오 신호를 뮤트시키는 트랜지스터(Q3)의 베이스에 인가되는 뮤트 펄스(제2도의 (e) 참조)를 비교하여 보면 최초의 뮤트 펄스에 비하여 상당히 펄스폭이 신장되어 있음읕 알수 있다.That is, by comparing the mute pulse (see FIG. 2 (a)) output from the first microcomputer 1 with the mute pulse (see FIG. 2 (e)) applied to the base of the transistor Q 3 which mutes the audio signal. It can be seen that the pulse width is considerably extended compared to the first mute pulse.

따라서 채널 전환시나 파우어 온/오프시에 뮤트 펄스폭이 좁아 오디오 노이즈가 발생되었던 문제점을 뮤트펄스의 신장으로 간단히 해결할 수 있는 것이다.Therefore, the problem that audio noise is generated due to narrow mute pulse width during channel switching or power on / off can be easily solved by increasing the mute pulse.

한편 뮤트 펄스를 신장시켜 주는 펄스조정단(3)은 적분회로(5)(6)를 이단으로 이용하였으나 좀더 펄스폭을 신장시키기 위해서는 적분회로를 다단으로 연결시키고 그에 따른 클리핑 기준전압을 설정해 주므로써 펄스폭을 신장시킬 수 있게 된다.On the other hand, the pulse adjusting stage 3 that extends the mute pulse uses the integrating circuits 5 and 6 in two stages. Pulse width can be extended.

이상에서와 같이 본 고안은 채널 변환시 뮤트 펄스로 오디오 신호를 뮤트시킬때 뮤트 펄스폭이 짧으면 완전한 오디오 신호의 뮤트를 행하여 주지 못하므로 뮤트 펄스폭이 짧을때 이를 신장시켜 오디오 신호의 뮤트를 행하게 하므로써 채널 전환시 완벽한 오디오 신호의 뮤트를 행할 수 있도록 한 것이다.As described above, the present invention cannot mute the complete audio signal when the mute pulse width is short when the audio signal is muted by the mute pulse during channel conversion. It is possible to mute the perfect audio signal when switching.

Claims (2)

마이콤(1)의 뮤트 펄스로 뮤트부(4)를 구성시켜 중간 주파수부(2)의 중간주파 신호가 오디오 앰프(7)에 인가되는 것을 차단시키는 뮤트회로에 있어서, 마이콤(1)의 뮤트 펄스를 적분시키고 기준전압으로 클리핑시켜 펄스 폭을 신장시키는 펄스조정단(3)을 마이콤(1)과 뮤트부(4) 사이에 연결 구성시킨 펄스 신장을 통한 뮤트회로.In the mute circuit which forms the mute part 4 by the mute pulse of the microcomputer 1, and interrupts the application of the intermediate frequency signal of the intermediate frequency part 2 to the audio amplifier 7, The mute pulse of the microcomputer 1 A mute circuit through pulse extension comprising a pulse adjusting stage (3) for integrating and clipping the reference voltage to extend the pulse width between the microcomputer (1) and the mute unit (4). 제1항에 있어서, 펄스조정단(3)은 뮤트펄스를 적분 회로(5)에서 적분시킨 후 저항(R1)(R2)에 의한 기준전압으로 클리핑시키며 클리핑된 펄스를 적분회로(6)에 적분시키고 저항(R3)(R4)에 의한 기준 전압으로 다시 클리핑시켜 신장된 뮤트 펄스를 출력시키게 구성된 펄스 신장을 통한 뮤트회로.2. The pulse adjusting stage (3) according to claim 1, wherein the pulse adjusting stage (3) integrates the mute pulses in the integrating circuit (5), and then clips the reference pulses by the resistors (R 1 ) (R 2 ) and clips the clipped pulses to the integrating circuit (6). A mute circuit with pulse stretch configured to output an extended mute pulse by integrating on and clipping back to a reference voltage by a resistor (R 3 ) (R 4 ).
KR2019880018039U 1988-10-31 1988-10-31 Muting circuit KR910007202Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880018039U KR910007202Y1 (en) 1988-10-31 1988-10-31 Muting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880018039U KR910007202Y1 (en) 1988-10-31 1988-10-31 Muting circuit

Publications (2)

Publication Number Publication Date
KR900009343U KR900009343U (en) 1990-05-04
KR910007202Y1 true KR910007202Y1 (en) 1991-09-24

Family

ID=19281033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880018039U KR910007202Y1 (en) 1988-10-31 1988-10-31 Muting circuit

Country Status (1)

Country Link
KR (1) KR910007202Y1 (en)

Also Published As

Publication number Publication date
KR900009343U (en) 1990-05-04

Similar Documents

Publication Publication Date Title
KR910007202Y1 (en) Muting circuit
US8405429B2 (en) Power supply voltage monitor circuit
JP3144574B2 (en) Muting control circuit
JP3509497B2 (en) Insensitive comparator circuit
JP2994941B2 (en) Pulse width modulation signal output circuit
KR880002756Y1 (en) Noise elemination circuit
KR920004925B1 (en) Noise muting and constant voltage control circuit
KR890006239Y1 (en) Band converting circuits of tuner
KR920010104B1 (en) Signal muting circuit
KR960007049Y1 (en) Power circuit using a comparator
JP2540759B2 (en) Transistor amplifier
JPS6122345Y2 (en)
KR920005100Y1 (en) Muting circuit of audio
KR910001076Y1 (en) D.c. amplifier circuit without pop noise
KR890006639Y1 (en) Muting circuit in audio electric appliances
KR100427686B1 (en) Dc-dc converter system for using two channel pwm ic having output voltage sequence control circuit
KR950007541B1 (en) Auto fine tunning circuit
KR920005041Y1 (en) Apparatus for muting noises by using clipping circuit
JP3282401B2 (en) Linear detection circuit
KR860000432Y1 (en) Detail of amplifier power meter
KR0121228Y1 (en) Voltage controlled oscillator
KR860002606Y1 (en) Reset circuit
KR930000346Y1 (en) Pop noise muting circuit
KR910003031Y1 (en) Reset circuit
SU1401573A1 (en) Variable-hysteresis flip-flop

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee