KR910006093Y1 - Picture in picture signal processing circuit - Google Patents
Picture in picture signal processing circuit Download PDFInfo
- Publication number
- KR910006093Y1 KR910006093Y1 KR2019880012828D KR8812828D KR910006093Y1 KR 910006093 Y1 KR910006093 Y1 KR 910006093Y1 KR 2019880012828 D KR2019880012828 D KR 2019880012828D KR 8812828 D KR8812828 D KR 8812828D KR 910006093 Y1 KR910006093 Y1 KR 910006093Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- picture
- predetermined
- sub
- screen
- Prior art date
Links
Landscapes
- Studio Circuits (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 본 고안에 따른 회로도.1 is a circuit diagram according to the present invention.
제 2 도는 제 1 도에 따른 동작 파형도.2 is an operational waveform diagram according to FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 제 1 동기신호분리부 20 : 제 2 동기신호분리부10: first sync signal separator 20: second sync signal separator
30 : 익스클루시브오아게이트 40 : 적분필터부30: exclusive oar gate 40: integral filter unit
50 : 모노멀티바이브레이터 60 : 직류화 신호생성부50: mono-multivibrator 60: DC signal generator
70 : 구동신호생성부 80 : 스위치부70: drive signal generation unit 80: switch unit
90 : D/A컨버터90: D / A Converter
본 고안은 픽처 인 픽처(Picture in Picture : 이하 PIP라 칭함) 시스템에 있어서 동일 영상신호 검출시 자화면 아트(ART)처리회로에 관한 것으로, 특히 자화면과 모화면이 같은 화상일때 자화면을 아트(ART) 처리할 수 있는 동일 영상신호 검출시 자화면 아트(ART) 처리회로에 관한 것이다.The present invention relates to a sub picture processing circuit (ART) for detecting the same video signal in a picture in picture (PIP) system. (ART) relates to a sub picture art (ART) processing circuit when detecting the same video signal that can be processed.
일반적으로 PIP에서는 2개의 입력신호를 받아서 그중 한개의 신호를 모화면 신호로 하고 나머지 한 신호를 축소하여 모화면 신호속에 삽입하여 자화면을 만든다. 그런데 자화면 신호와 모화면 신호가 같을때 모화면과 자화면은 동일한 화면이 되어 큰화면속에 작은 화면이 있는 모양이 되어 의미없는 PIP 화면이 되는 문제점이 있었다.In general, a PIP receives two input signals and makes one of them a mother screen signal, and reduces the other signal and inserts it into the mother signal. However, when the mother screen signal and the mother screen signal are the same, the mother screen and the mother screen become the same screen, and there is a problem that there is a meaningless PIP screen because there is a small screen in the large screen.
따라서 본 고안의 목적은 자화면이 같은 화상일때 스위치수단을 이용하여 자화면을 아트(ART) 처리할 수 있는 동일 영상신호 검출시 자화면 아트(ART) 처리회로를 제공함에 있다.Accordingly, an object of the present invention is to provide an ART processing circuit for detecting an identical image signal capable of performing ART processing on a child screen by using switch means when the child screen is the same image.
이하 본 고안을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
모화면 영상신호 입력단자(1)를 통한 소정의 모화면 영상신호에서 동기신호를 분리하여 제 1 동기신호를 생성하는 제 1 동기신호 분리부(10)와, 자화면 영상신호 입력단자(2)를 통한 소정의 자화면 영상신호에서 동기신호를 분리하여 제 2 동기신호를 생성하는 제 2 동기신호 분리부(20)와, 상기 제 1 동기신호와 제 2 동기신호를 익스클루시브오아링과 비교하는 익스클루시브오아게이트(30)와, 저항(41), 캐패시터(42)로 구성되어 상기 익스클루시브오아게이트(30)의 비교신호중 임펄스 성분을 적분 필터링 제거하는 적분필터부(40)와, 상기 적분필터부(40)의 출력신호와 입력단자(53)를 통한 소정 "하이"신호가 리드단자(RD)로 입력함에 따라 소정 시정수만큼 소정 펄스신호를 출력하는 모노멀티바이브레이터(50)와, 저항(61), 캐패시터(62)로 구성되어 상기 모노멀티바이브레이터(50)의 소정 펄스신호를 적분 필터링하여 직류화신호를 생성하는 직류화 신호 생성부(60)와, 트랜지스터(71), 저항(72-74)으로 구성되어 상기 직류화 신호 생성부(60)의 직류화 신호에 따라 스위칭되어 소정의 구동신호를 생성하는 구동신호 생성부(70)와, 스위치(81-83)로 구성되어 상기 구동신호 생성부(70)의 구동신호에 따라 스위칭되어 PIP 제어 신호 입력선(91-93)의 연결을 개폐하는 스위치부(80)와, 상기 스위치부(80)의 스위칭 상태에 따라 PIP 제어신호 입력선(91, 96)를 통한 소정의 PIP 제어신호를 입력하여 소정의 PIP 휘도신호 혹은 소정의 아트(ART) 신호를 생성한 후 출력단자(3)를 통해 소정의 자화면으로 출력하는 D/A 컨버터(90)로 구성된다.A first synchronization signal separation unit 10 for generating a first synchronization signal by separating a synchronization signal from a predetermined mother screen video signal through the mother screen video signal input terminal 1, and the child screen video signal input terminal 2; A second synchronization signal separation unit 20 for generating a second synchronization signal by separating the synchronization signal from a predetermined sub-screen video signal through the first synchronization signal and the second synchronization signal with the exclusive oaring An integrating filter unit 40 comprising an exclusive oar gate 30, a resistor 41, and a capacitor 42 to integrally filter out an impulse component among the comparison signals of the exclusive oar gate 30; When the output signal of the integration filter unit 40 and the predetermined "high" signal through the input terminal 53 is input to the lead terminal (RD) and the mono-multivibrator 50 for outputting a predetermined pulse signal by a predetermined time constant and , Consisting of a resistor (61), a capacitor (62) The DC signal generating unit 60 includes a DC signal generating unit 60, an transistor 71, and a resistor 72-74 that integrally filter a predetermined pulse signal of the bator 50 to generate a DC signal. A drive signal generation unit 70 which is switched according to the DC signal of 60 to generate a predetermined drive signal, and switches 81 to 83 which are switched according to the drive signal of the drive signal generation unit 70 Switch unit 80 for opening and closing the connection of the PIP control signal input line (91-93) and a predetermined PIP control signal through the PIP control signal input line (91, 96) in accordance with the switching state of the switch unit 80 And a D / A converter 90 for generating a predetermined PIP luminance signal or a predetermined ART signal and outputting the predetermined PIP luminance signal or the ART signal to a predetermined screen through the output terminal 3.
여기서 미설명 부호 저항(51), 캐패시터(52)는 상기 모노멀티바이브레이터(50)의 소정 펄스 신호의 펄스폭을 조정한다.Here, the reference numeral resistor 51 and the capacitor 52 adjust the pulse width of the predetermined pulse signal of the monomultivibrator 50.
제 2 도는 제 1 도에 따른 동작 파형도로서, (a)는 제 1 동기신호 분리부(10)의 제 1 동기신호의 파형이며, (b)는 제 2 동기신호 분리부(20)의 제 2 동기신호의 파형이고, (c)는 익스클루시브오아게이트(30)의 비교신호의 파형이며, (d)는 모노 멀티바이브레이터(50)의 제어신호의 파형이고, (e)는 저항(61) 및 캐패시터(62)에 의해 적분 필터링된 직류화 신호의 파형이며, (f)는 트랜지스터(71)의 소정구동신호파형이다.2 is an operational waveform diagram according to FIG. 1, (a) is a waveform of the first synchronization signal of the first synchronization signal separator 10, and (b) is a second waveform of the second synchronization signal separator 20; 2 is a waveform of the synchronization signal, (c) is a waveform of the comparison signal of the exclusive oar gate 30, (d) is a waveform of the control signal of the mono multivibrator 50, (e) is a resistor 61 ) And a waveform of the DC signal integrated and filtered by the capacitor 62, and (f) is a predetermined drive signal waveform of the transistor 71.
상술한 본 고안을 제 1, 2 도를 참조하여 상세히 설명하면, 먼저 제 1 동기 신호분리부(10)는 영상신호 입력단자(1)를 통해 입력하는 소정의 모화면 영상신호에서 제 2 도의 (a)와 같은 소정의 제 1 동기신호를 분리하여 익스클루시브오아게이트(30)의 한단자로 입력하고 제 2 동기 신호분리부(20)는 영상신호 입력단자(2)를 통해 입력하는 소정의 자화면 영상신호에서 제 2 도의 (b)와 같은 소정의 제 2 동기 신호를 분리하여 상기 익스클루시브오아게이트(30)의 다른 단자로 입력한다. 그러므로 상기 익스클루시브오아게이트(30)는 양단자로 각각 입력한 제 1 동기신호와 제 2 동기신호를 익스클루시브오아링과 비교하여 제 2 도 (c)와 같은 비교신호를 생성한 후 저항(41) 및 캐패시터(42)로 입력한다.The present invention described above will be described in detail with reference to FIGS. 1 and 2. First, the first synchronization signal separator 10 may be configured as shown in FIG. 2 in a predetermined mother screen image signal input through the image signal input terminal 1. A predetermined first signal separated by the same as a) is input to one terminal of the exclusive oracle 30, and the second synchronized signal separator 20 is inputted through the video signal input terminal 2. A predetermined second synchronization signal as shown in FIG. 2 (b) is separated from the screen image signal and input to the other terminal of the exclusive orifice 30. Therefore, the exclusive oar gate 30 compares the first synchronous signal and the second synchronous signal respectively input to both terminals with the exclusive oar ring to generate a comparison signal as shown in FIG. 41) and capacitor 42.
그리고 비교신호의 임펄스성분을 적분필터링 제거한 후 모노멀티바이브레이터(50)의 입력단자(B)로 입력한다. 이때 상기 모노 멀티바이브레이터(50)는 하기표(1-1)과 같은 기능을 가지므로 입력단자(RD)로 소정의 "하이"신호가 입력하면 지연수단인 저항(51)과 캐패시터(52)의 시정수(tw)에 따라 소정의 펄스신호를 출력한다.After the impulse component of the comparison signal is removed by integral filtering, the input signal is input to the input terminal B of the mono multivibrator 50. At this time, since the mono multivibrator 50 has a function as shown in the following table (1-1), when a predetermined "high" signal is input to the input terminal RD, the delay means 51 and the capacitor 52 A predetermined pulse signal is output in accordance with the time constant tw.
[표 1-1]Table 1-1
그러므로 상기 익스클루시브오아게이트(30)는 소정의 모화면 영상신호와 자화면 영상신호가 같을 경우에 상기 모노멀티바이브레이터(50)의 입력단자(B)로 "로우"신호를 입력하고 다른 경우에 "하이"신호를 입력한다. 그리고 상기 모노멀티바이브레이터((50)가 트리거된 후 상기 저항(51), 캐패시터(52)에 의한 시정수시간 이내에 또 트리거펄스가 들어오면 재트리거된다. 이렇게하여 생성된 상기 모노멀티바이브레이터(50)의 제 2 도(d)와 같은 펄스신호는 저항(61)를 통해 캐패시터(62)로 입력한다. 이때 상기 저항(61), 캐패시터(62)는 입력된 펄스신호를 적분필터링하여 제 2 도(e)와 같은 일정한 직류화 신호를 생성한 후 바이어스 저항(72, 73)를 통해 상기 트랜지스터(71)의 베이스단자로 입력한다. 이에따라 상기 트랜지스터(71)는 스위칭되어 생성한 제 2 도(f)와 같은 구동신호를 콜렉터단자를 통해 스위치(81, 82, 83)으로 각각 입력한다. 이때 상기 스위치(81, 82, 83)은 "하이"신호가 입력하면 접지되고 "로우"신호가 입력하면 온되므로 상기 트랜지스터(71)의 스위칭 상태에 따라 PIP 제어신호 입력선(91-93)을 통한 소정의 PIP 제어신호를 차단한다.Therefore, the exclusive oar gate 30 inputs a "low" signal to the input terminal B of the mono vibrator 50 when the predetermined parent screen video signal and the sub picture video signal are the same, and when it is different, Input the "high" signal. When the trigger pulse is input again within the time constant time by the resistor 51 and the capacitor 52 after the monomultivibrator 50 is triggered, the trigger is retriggered. The pulse signal as shown in FIG. 2D is input to the capacitor 62 through the resistor 61. At this time, the resistor 61 and the capacitor 62 integrally filter the input pulse signal. After generating a constant direct current signal as shown in e), it is input to the base terminal of the transistor 71 through the bias resistors 72 and 73. Accordingly, the transistor 71 is switched to generate the second diagram (f). The driving signals are input to the switches 81, 82, and 83 through the collector terminals, and the switches 81, 82, and 83 are grounded when the "high" signal is input and turned on when the "low" signal is input. PIP according to the switching state of the transistor 71 Isolate the desired PIP control signal through the control signal input lines (91-93).
그러므로 D/A 컨버터(90)는 상기 스위치(81, 82, 83)가 온상태이면 상기 PIP 제어신호 입력선(91-96)을 통한 PIP 제어신호를 입력한 후 소정의 자화면 휘도신호를 생성하여 출력단자(3)를 통해 소정의 PIP 자화면으로 출력한다. 그리고 상기 D/A 컨버터(90)는 상기 스위치(81-83)가 접지상태이면 상기 PIP 제어신호 입력선(94-96)를 통한 PIP 제어 신호에 의해 생성된 소정의 자화면 아트(ART)신호를 출력단자(3)를 통해 소정의 PIP 자화면으로 출력한다.Therefore, when the switches 81, 82, and 83 are in the on state, the D / A converter 90 generates a predetermined sub picture luminance signal after inputting the PIP control signal through the PIP control signal input lines 91-96. To output a predetermined PIP screen through the output terminal 3. The D / A converter 90 generates a predetermined ART signal generated by the PIP control signal through the PIP control signal input line 94-96 when the switches 81 to 83 are grounded. Is output to a predetermined PIP screen through the output terminal (3).
결과적으로 상기 제 1 영상신호와 제 2 영상신호가 같은 신호이면 PIP 자화면은 아트(ART) 화면이 되고 상기 제 1 영상신호와 제 2 영상신호가 다른 신호이면 PIP 자화면은 일반 자화면이 된다.As a result, if the first image signal and the second image signal are the same signal, the PIP sub picture is an art screen, and if the first image signal and the second video signal are different signals, the PIP sub picture is a normal sub picture. .
상술한 바와같이 본 고안은 PIP 시스템에서 자화면과 모화면이 같을때 스위칭 수단을 이용하여 자화면을 아트(ART) 처리할 수 있으며 또한 설계자의 재량에 따라 자, 모화상의 같을때 아트(ART), 모자이크(Mosaic) 혹은 스트로보(Storbo)등의 처리도 할 수 있는 이점이 있다.As described above, the present invention can process the child screen using the switching means when the child screen is the same as the mother screen in the PIP system, and also according to the designer's discretion, the art when the mother image is the same ), There is an advantage that can be processed such as mosaic (Mosaic) or strobe (Storbo).
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019880012828D KR910006093Y1 (en) | 1988-08-02 | 1988-08-02 | Picture in picture signal processing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019880012828D KR910006093Y1 (en) | 1988-08-02 | 1988-08-02 | Picture in picture signal processing circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
KR910006093Y1 true KR910006093Y1 (en) | 1991-08-16 |
Family
ID=19278183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019880012828D KR910006093Y1 (en) | 1988-08-02 | 1988-08-02 | Picture in picture signal processing circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR910006093Y1 (en) |
-
1988
- 1988-08-02 KR KR2019880012828D patent/KR910006093Y1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910006093Y1 (en) | Picture in picture signal processing circuit | |
JPH0510463Y2 (en) | ||
KR0144962B1 (en) | A sync signal separation apparatus of hdtv | |
JPS61177871A (en) | Television camera device | |
JPS6359273A (en) | Noise reducing device | |
KR900001325Y1 (en) | Synchronizing devision circuit for satelite signal receiver | |
KR940000159Y1 (en) | Keyed pulse generator for high definition of tv | |
KR920000814Y1 (en) | Clamp circuit of digital television | |
KR890004764Y1 (en) | Video switching circuit | |
JP2963915B2 (en) | Sync separation circuit | |
KR970004186B1 (en) | Video splitting circuit for 2-camera | |
KR0136008B1 (en) | The separation synchronous signal processing system to be able to process the composition synchronous signal | |
KR0122741Y1 (en) | Sync signal separating circuit | |
KR930002110B1 (en) | Clamp circuit of digital video processing system | |
KR0127171Y1 (en) | Image clamp circuit of a monitor | |
JPH03262383A (en) | Synchronization separation circuit | |
JPH0799591A (en) | Synchronizing separator | |
JPS6318779A (en) | Separating device for horizontal synchronizing signal | |
KR960003380A (en) | Insertion signal cancellation circuit in the vertical return period | |
JPH0310468A (en) | Tri-state value synchronizing separator circuit | |
KR930011706A (en) | Video editing device of video equipment | |
KR890017949A (en) | TV / video signal automatic switching circuit | |
JPH03151769A (en) | Clamp pulse generating circuit | |
JPS6286976A (en) | Television camera device | |
JPH05183773A (en) | Processor for video signal |