KR0122741Y1 - Sync signal separating circuit - Google Patents
Sync signal separating circuitInfo
- Publication number
- KR0122741Y1 KR0122741Y1 KR2019940035556U KR19940035556U KR0122741Y1 KR 0122741 Y1 KR0122741 Y1 KR 0122741Y1 KR 2019940035556 U KR2019940035556 U KR 2019940035556U KR 19940035556 U KR19940035556 U KR 19940035556U KR 0122741 Y1 KR0122741 Y1 KR 0122741Y1
- Authority
- KR
- South Korea
- Prior art keywords
- synchronous signal
- signal
- unit
- vertical
- vertical synchronous
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Abstract
본 고안은 수평동기신호 입력단에 입력된 합성동기신호를 완충하는 버퍼부(10)와, 상기 버퍼부(10)에서 완충된 합성동기 신호의 파형을 정형하는 파형정형부(20)와, 상기 파형정형부에서 출력된 동기신호에서 수직동기신호를 분리하는 수직동기신호분리부(30)와, 상기 수직동기신호분리부(30)에서 분리된 신호 레벨에 따라 전원전압을 스위칭하여 수직동기신호레 해당된 파형을 출력하는 수직동기신호출력부(40)로 구성되어, 합성동기신호에서 수평동기신호와 수직동기신호를 분리하여 출력하는 동기신호 분리회로에 관한 것이다.The present invention provides a buffer unit 10 for buffering the synthetic synchronous signal input to the horizontal synchronous signal input terminal, a waveform shaping unit 20 for shaping the waveform of the synthetic synchronous signal buffered in the buffer unit 10, and the waveform The vertical synchronous signal separation unit 30 which separates the vertical synchronous signal from the synchronous signal output from the shaping unit, and the power supply voltage is switched according to the signal level separated by the vertical synchronous signal separation unit 30 to correspond to the vertical synchronous signal level. And a vertical synchronizing signal output unit 40 for outputting the generated waveform, and relates to a synchronizing signal separation circuit for separating and outputting the horizontal synchronizing signal and the vertical synchronizing signal from the synthesized synchronizing signal.
Description
제1도는 본 고안에 따른 동기신호 분리회로도이다.1 is a synchronization signal separation circuit diagram according to the present invention.
*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10:버퍼부 20:파형정형부10: buffer part 20: waveform shaping part
30:수직동기신호분리부 40:수직동기신호출력부30: vertical synchronous signal output unit 40: vertical synchronous signal output unit
본 고안은 복합영상기록 재생기의 동기신호 분리회로에 관한 것으로서, 보다 상세하게는 복합영상 신호에 포함된 신호중에서 수직동기신호와 수평동기신호를 분리하여 출력하는 동기신호 분리회로에 관한 것이다.The present invention relates to a synchronization signal separation circuit of a composite video recording and reproducing apparatus, and more particularly, to a synchronization signal separation circuit for separating and outputting a vertical synchronization signal and a horizontal synchronization signal among the signals included in the composite video signal.
일반 복합영상기록 재생기에서 모니터에 소정의 화상을 디스플레이 하기 위해서는 복합 영상신호에 포함된 신호중에서 수직동기신호와 수평동기신호를 분리하여 디스플레이되는 화상을 매칭시키고 있는데, 예를들어 합성동기신호에서 수직 및 수평 동기신호가 정확하게 분리되지 않으면 디스플레이 되는 화상이 떨리는 문제점이 있었다.In order to display a predetermined image on a monitor in a general composite video recorder, a vertical sync signal and a horizontal sync signal are separated from the signals included in the composite video signal to match the displayed image. If the horizontal synchronization signal is not correctly separated, there is a problem that the displayed image is shaken.
따라서, 본 고안은 상기와 같은 제반 문제점을 해결하기 위해 안출한 것으로서, 그 목적은 합성 동기신호에서 수평동기 신호와 수직 동기신호를 분리하는 동기신호 분리 회로를 제공하는데 있다.Accordingly, an object of the present invention is to provide a synchronization signal separation circuit for separating a horizontal synchronization signal and a vertical synchronization signal from a synthesized synchronization signal.
상기 목적을 달성하기 위한 본 고안의 동기신호 분리회로는, 수평동기신호입력단에 입력된 합성동기신호를 완충하는 버퍼부와, 상기 버퍼부에서 완충된 합성동기 신호의 파형을 정형하는 파형정형부와, 상기 파형정형부에서 출력된 동기신호에서 수직동기신호를 분리하여 수평동기신호를 출력하는 수직동기신호분리부와, 상기 수직동기신호분리부에서 분리된 신호 레벨에 따라 전원전압을 스위칭하여 수직동기신호에 대항되는 파형을 출력하는 수직동기신호 출력부로 구성된 데에 그 특징이 있다.Synchronization signal separation circuit of the present invention for achieving the above object, the buffer unit for buffering the synthetic synchronous signal input to the horizontal synchronous signal input terminal, the waveform shaping unit for shaping the waveform of the synthetic synchronous signal buffered in the buffer unit; A vertical synchronous signal separator for separating a vertical synchronous signal from the synchronous signal output from the waveform shaping unit and outputting a horizontal synchronous signal; and switching a power supply voltage according to the signal level separated from the vertical synchronous signal separator. It is characterized by being configured as a vertical synchronous signal output unit for outputting a waveform opposed to the signal.
이하, 예시된 도면을 참조하여 본 고안을 더욱 상세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the illustrated drawings.
제1도는 본 고안에 따른 동기신호분리 회로도이다. 제1도에서, 버퍼부(10)는 수평동기신호입력단에 입력된 신호를 풀업시키는 저항(R1)(R2)와, 버퍼용 트랜지스터(Q1)로 구성되어 있으며, 파형정형부(20)는 상기 버퍼부(10)에서 출력된 신호를 정형하도록 익스클루시브오아게이트(EXOR1)(EXOR2)가 종속 연결되어 구성된 것이다.1 is a synchronization signal separation circuit diagram according to the present invention. In FIG. 1, the buffer unit 10 includes resistors R1 and R2 for pulling up a signal input to the horizontal synchronization signal input terminal, and a buffer transistor Q1, and the waveform shaping unit 20 is Exclusive ore gates EXOR1 and EXOR2 are configured to be cascaded to shape the signal output from the buffer unit 10.
수직동기신호분리부(30)는 파형정형부(20)에서 출력되는 신호 중에서 수평동기 신호를 출력단(OUT1)으로 바이패스하고 수직동기신호를 분리하도록 저항(R5)과 콘덴서(C1)로 구성된 적분회로로 되어 있다.The vertical synchronous signal separator 30 integrates the resistor R5 and the capacitor C1 to bypass the horizontal synchronous signal to the output terminal OUT1 and separate the vertical synchronous signal among the signals output from the waveform shaping unit 20. It is a circuit.
수직동기신호 출력부(40)는 상기 수직동기신호분리부(30)의 적분회로에서 출력되는 신호레벨을 바이어스 전압으로 하여 작동하는 트랜지스터(Q2)와, 이 트랜지스터(Q2)의 콜렉터 전위에 따라 작동하여 수직동기신호를 출력단(OUT2)으로 출력하는 트랜지스터(Q3)로 구성되어 있다.The vertical synchronous signal output section 40 operates according to the transistor Q2 operating with the signal level output from the integrating circuit of the vertical synchronous signal separation section 30 as the bias voltage and the collector potential of the transistor Q2. And a transistor Q3 for outputting the vertical synchronization signal to the output terminal OUT2.
상기한 바와 같은 실시예를 가진 본 고안의 회로 작동을 전체적으로 상세히 기술한다.The operation of the circuit of the present invention with the embodiment as described above is described in full detail.
제1도에 도시된 동기신호 분리회로의 수평동기신호입력단에 합성동기신호가 인가되면, 이 합성신호는 저항(R1)(R2)에 의해서 풀업(Pull-Up)되고 트랜지스터(Q1)에서 완충되어 파형정형부(20)의 익스클루시브오아게이트(EXOR1)의 일측 입력단에 공급된다.When a synthesized synchronous signal is applied to the horizontal synchronous signal input terminal of the synchronous signal separation circuit shown in FIG. 1, this synthesized signal is pulled up by the resistors R1 and R2 and buffered by the transistor Q1. It is supplied to one input terminal of the exclusive ore gate EXOR1 of the waveform shaping unit 20.
한편, 상기 익스클루시브오아게이트(EXOR1)에서 출력된 신호는 일측 입력단에 접속된 버퍼부(10)에서 출력된 신호가 공급된 익스클루시브오아게이트(EXOR2)의 타측 입력단에 공급되어 정극성 신호가 출력단(OUT1)으로 출력되게 된다.Meanwhile, the signal output from the exclusive oar gate EXOR1 is supplied to the other input terminal of the exclusive oar gate EXOR2 to which the signal output from the buffer unit 10 connected to one input terminal is supplied to the positive polarity signal. Is output to the output terminal OUT1.
이와 같이 파형정형부(20)에서 출력되는 합성신호 중 수직동기신호는 수직동기신호분리부(30)의 적분회로에 의해서 차단되고 수평동기신호만이 출력단(OUT1)으로 출력된다.As such, the vertical synchronizing signal of the synthesized signal output from the waveform shaping unit 20 is blocked by the integrating circuit of the vertical synchronizing signal separation unit 30, and only the horizontal synchronizing signal is output to the output terminal OUT1.
한편, 상기 수직동기신호 분리부(30)에서 적분된 수직동기신호가 수직동기신호 출력부(40)의 트랜지스터(Q2)의 베이스에 공급되어 증폭되므로, 결국 트랜지스터(Q3)에서는 수직동기신호가 출력되어 출력단(OUT2)에 공급된다.On the other hand, since the vertical synchronous signal integrated in the vertical synchronous signal separator 30 is supplied to the base of the transistor Q2 of the vertical synchronous signal output unit 40 and amplified, the vertical synchronous signal is eventually output from the transistor Q3. Is supplied to the output terminal OUT2.
상술한 바와 같이 작동하는 본 고안에 의하면 합성동기 신호에서 수평 및 수직 동기신호를 간단한 회로 구성으로 정확히 분리 구성할 수 있으며, 특히 수평동기신호 입력단에 합성 동기신호가 입력되어도 동기를 분리하므로 멀티 동기용 모니터에서 유용하게 사용할 수 있는 효과가 있다.According to the present invention operating as described above, it is possible to accurately separate the horizontal and vertical synchronizing signals from the synthetic synchronizing signal by a simple circuit configuration, and in particular, since the synchronizing is separated even when the composite synchronizing signal is input to the horizontal synchronizing signal input terminal, This is useful for monitors.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019940035556U KR0122741Y1 (en) | 1994-12-24 | 1994-12-24 | Sync signal separating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019940035556U KR0122741Y1 (en) | 1994-12-24 | 1994-12-24 | Sync signal separating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960024897U KR960024897U (en) | 1996-07-22 |
| KR0122741Y1 true KR0122741Y1 (en) | 1998-08-01 |
Family
ID=19402610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019940035556U KR0122741Y1 (en) | 1994-12-24 | 1994-12-24 | Sync signal separating circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0122741Y1 (en) |
-
1994
- 1994-12-24 KR KR2019940035556U patent/KR0122741Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960024897U (en) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0132035B1 (en) | Stereoscopic image separation apparatus for vcr | |
| KR960036340A (en) | D / A converter | |
| ES2056367T3 (en) | COMBINATION OF A VIDEO TUNER, A VIDEO SIGNAL PLAYER DEVICE AND A DISPLAY. | |
| KR960011562B1 (en) | Auto sync. polarity control circuit | |
| KR0122741Y1 (en) | Sync signal separating circuit | |
| JPS62256521A (en) | Phase comparison circuit | |
| GB2232033A (en) | Synchronising video signals | |
| KR200159191Y1 (en) | Roll free circuit on analog video swicher | |
| KR0128091Y1 (en) | Osd synchronization stabilizing circuit at the time of multi-function | |
| KR100268468B1 (en) | Frequency generator | |
| KR970004660B1 (en) | Apparatus for video signal reversing | |
| KR870003380Y1 (en) | Video signal muting circuit | |
| KR940008875B1 (en) | Device for removing korean character on the screen of vcr | |
| KR900003447Y1 (en) | Signal transferring circuit for image appendix of video cassette recorder | |
| KR200149499Y1 (en) | Screen disturbance preventing circuit in a video record reproducting apparatus | |
| KR920008624Y1 (en) | Apparatus for watching visitors with pip-tv | |
| KR200141097Y1 (en) | A circuit for preventing word-waving | |
| KR100320679B1 (en) | Discrambling circuit of video signal | |
| KR890004764Y1 (en) | Video switching circuit | |
| KR970006271Y1 (en) | Stabilization circuit of caption signal in vcr | |
| KR900004624Y1 (en) | Video signal switching circuit of vtr for inserting image | |
| KR0124385B1 (en) | Apparatus of compensating position on screen display | |
| KR0174467B1 (en) | Simple screen mixing circuit of vcr | |
| KR0166743B1 (en) | Subtitle display controlling device in video signal reproduction | |
| KR0137212Y1 (en) | Sync. separating circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20050310 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |