KR930002110B1 - Clamp circuit of digital video processing system - Google Patents

Clamp circuit of digital video processing system Download PDF

Info

Publication number
KR930002110B1
KR930002110B1 KR1019900009185A KR900009185A KR930002110B1 KR 930002110 B1 KR930002110 B1 KR 930002110B1 KR 1019900009185 A KR1019900009185 A KR 1019900009185A KR 900009185 A KR900009185 A KR 900009185A KR 930002110 B1 KR930002110 B1 KR 930002110B1
Authority
KR
South Korea
Prior art keywords
signal
clamp
converter
reference voltage
voltage
Prior art date
Application number
KR1019900009185A
Other languages
Korean (ko)
Other versions
KR920001975A (en
Inventor
정태홍
Original Assignee
삼성전자주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 강진구 filed Critical 삼성전자주식회사
Priority to KR1019900009185A priority Critical patent/KR930002110B1/en
Publication of KR920001975A publication Critical patent/KR920001975A/en
Application granted granted Critical
Publication of KR930002110B1 publication Critical patent/KR930002110B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation
    • H04N9/455—Generation of colour burst signals; Insertion of colour burst signals in colour picture signals or separation of colour burst signals from colour picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
    • H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)

Abstract

The circuit detects the pedestal level of luminance signal and varies the clamp reference voltage of an A/D converter to maintain precise clamping. It includes a (system) sync. separator (10) for generating delayed clamp signal, an A/D converter (20) for converting composite video signal to composite digital video signal according to the clamp signal, a Y/C separator (30), a switch (SW1) controlled by the vertical sync. signal from the sync. separator (10), a constant setting section (40) for generating the signal of the same level as that of the pedestal, and a PWM D/A converter (80) for converting the inverted digital signal from an inverter (70) to clamp reference voltage.

Description

디지탈 영상처리 시스템의 클램프회로Clamp Circuit of Digital Image Processing System

제1도는 발명에 따른 회로도.1 is a circuit diagram according to the invention.

제2도는 제1도의 각부 동작 파형도.2 is a waveform diagram of operating parts of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 동기분리부 20 : A/D변환기10: synchronization separator 20: A / D converter

30 : Y/C분리부 40 : 정수값세팅부30: Y / C separation part 40: integer value setting part

50 : 감산기 60 : 리미터50: Subtractor 60: Limiter

70 : 인버터 80 : PWM D/A 변환기70: inverter 80: PWM D / A converter

90 : 로우패스필터90: low pass filter

본 발명은 디지탈 영상신호를 처리하는 TV에 있어서 클램프회로에 관한 것으로서 특히 휘도신호의 레벨을 검출하여 A/D변환기의 클램프 기준전압을 제어하여 피드백시켜 항상 정확한 레벨로 클램프를 할 수 있는 클램프 회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clamp circuit in a TV processing a digital video signal. In particular, the present invention relates to a clamp circuit that detects a level of a luminance signal, controls a clamp reference voltage of an A / D converter, and feeds back a clamp at an accurate level. It is about.

일반적으로 디지탈 영상신호를 처리하는 TV에서는 A/D변환기가 필수적으로 필요하며 통상 페디스틀(pedestal)레벨에 클램프를 하게 된다.In general, an A / D converter is essential in a TV processing a digital video signal, and is usually clamped at a pedestal level.

이때 폐디스틀 레벨이 정확하지 않고 만일 기준 레벨보다 위에 있으면 영상신호가 적게 레벨을 차지하게 되어 해상도가 낮아지는 반면 기준레밸보다 아래에 치우쳐 있으면 뒷단의 동기 분리시에 에러가 발생되는 문제점이 있었다.At this time, if the closed level is not accurate and if the level is higher than the reference level, the video signal occupies a less level and the resolution is lowered.

따라서 본 발명의 목적은 휘도신호의 폐디스틀 레벨를 검출하여 A/D변환기의 클램프 기준전압을 가변할수 있도록 제어하여 항상 정확한 클램프를 할 수 있는 클램프회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a clamp circuit capable of always performing an accurate clamp by detecting a closed distortion level of a luminance signal and controlling the clamp reference voltage of the A / D converter to be variable.

상기 목적을 달성하기 위한 본 발명은 복합 영상신호를 입력하여 동기를 분리하는 동기 분리부와, 복합 영상신호를 입력하여 상기 동기분리부의 분리된 수평동기신호가 지연된 클램프신호에 의해 디지탈 신호로 변환하는 A/D변환기와 상기 A/D변환기의 디지탈 변환된 복합 영상신호로부더 휘도신호(Y)와 칼라신호(C)의 Y/C분리부와, 상기 동기 분리부의 분리된 수직 동기신호에 의해 스위칭 하는 스위치(SW1)와, 상기 Y/C분리부의 분리된 휘도신호의 폐디스틀 레벨값과 동일한 레벨의 신호를 발생하는 정수 세팅부와, 상기 Y/C분리부의 분리된 휘도신호의 폐디스틀 레벨값에서 상기 정수 세팅부에서 발생된 레벨신호를 감산하는 감산기와, 상기 감산기의 감산된 신호를 입력하여 노이즈를 제거하는 리미터와, 상기 리미터의 출력신호를 반전시키는 인버터와, 상기 인버터에서 반전된 디지탈신호를 입력하여 클램프기준전압으로 변환하는 PWMD/A 변환기와, 상기 PWM D/A 변환기의 출력전압을 저역 필터링하는 로우패스필터와, 상기 로우패스필터의 필터링된 전압을 분압하여 클램프 기준전압을 발생하여 상기 A/D변환기로 인가하는 분압 수단으로 구성됨을 특징으로 한다.The present invention for achieving the above object is a synchronous separation unit for separating the synchronization by inputting the composite video signal, and converting the separated horizontal synchronous signal of the synchronous separation unit into a digital signal by the delayed clamp signal by inputting the composite video signal A / D converter and the digital video signal of the A / D converter are switched by the Y / C separation unit of the luminance signal Y and the color signal C and the separated vertical synchronization signal of the synchronous separation unit. A switch SW1, an integer setting unit for generating a signal having the same level as the closed distortion level value of the separated luminance signal of the Y / C separation unit, and a closed distortion of the separated luminance signal of the Y / C separation unit A subtractor for subtracting the level signal generated by the constant setting unit from a level value, a limiter for inputting the subtracted signal of the subtractor to remove noise, an inverter for inverting the output signal of the limiter; A PWMD / A converter for inputting an inverted digital signal from the inverter to a clamp reference voltage, a low pass filter for low-pass filtering the output voltage of the PWM D / A converter, and a divided voltage of the filtered voltage of the low pass filter. To generate a clamp reference voltage and apply the divided voltage to the A / D converter.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명에 따른 회로도로서, 복합 영상신호를 입력하여 수평 및 수직 동기로 분리하여 수평 동기가 지연된 클램프 신호로 출력하는 동기 분리부(10)와, 복합 영상신호를 입력하여 상기 동기 분리부(10)의 출력인 클램프신호에 의해 디지탈 복합 영상신호로 변환하는 A/D변환기(20)와, 상기 A/D변환기(20)의 디자탈 변환된 복합 영상신호로부터 휘도신호(Y)와 칼라신호(C)를 분리하는 Y/C분리부(30)와, 상기 동기분리부(10)의 분리되는 수직 동기신호에 의해 스위칭하는 스위치(SW1)와, 상기 Y/C분리부의 분리된 휘도신호의 폐디스틀 레벨값과 동일한 레벨의 신호를 발생하는 정수 세팅부(40)와, 상기 Y/C분리부(30)의 분리된 신호의 폐디스틀 레벨값에서 상기 정수 세팅부(40)에서 발생된 레벨신호를 감산하는 감산기(50)와, 상기 감산기의 감산된 신호를 입력하여 노이즈를 제거하는 리미터(60)와, 상기 리미터(60)의 출력신호를 반전시키는 인버터(70)와, 상기 인버터(70)에서 반전된 디지탈신호를 입력하여 클램프기준전압으로 변환하는 PWM D/A 변환기(80)와, 상기 PWM D/A 변환기(80)의 출력전압을 저항(R1-R2)와 캐패시터(C1)에 의해 저역 필터링하는 로우패스필터(90)와, 상기 로우패스필터(90)의 필터링한 전압을 저항(R3-R4)에 의해 분압하여 클램프 신호를 발생하는 분압수단으로 구성된다.1 is a circuit diagram according to an embodiment of the present invention. A sync separation unit 10 which inputs a composite video signal into horizontal and vertical syncs and outputs a clamp signal with a delayed horizontal sync, and inputs a complex video signal to the sync splitter A / D converter 20 for converting a digital composite video signal by the clamp signal output from (10), and a luminance signal Y and a color from the digitally converted composite video signal of the A / D converter 20. Y / C separation unit 30 for separating signal C, switch SW1 for switching by separate vertical synchronization signals of the synchronization separation unit 10, and separated luminance signals in the Y / C separation unit In the constant setting unit 40 for generating a signal having the same level as the closed distortion level value of the Y and C separation unit 30, the constant setting unit 40 A subtractor 50 for subtracting the generated level signal and a subtracted signal of the subtractor Limiter 60 for removing noise, Inverter 70 for inverting the output signal of the limiter 60, PWM D / A for inputting the digital signal inverted by the inverter 70 to convert to the clamp reference voltage A low pass filter 90 for low-pass filtering the output voltage of the converter 80, the PWM D / A converter 80 by resistors R1-R2 and capacitor C1, and the low pass filter 90 The divided voltage is divided by the resistors R3-R4 to generate a clamp signal.

제2도는 제1도의 각 부동작 파형도로서 상기 구성에 의거 본 발명의 일실시예를 제1-2도를 참조하여 설명하면, 복합 영상신호가 입력단(P1)을 통해 입력되면 동기 분리부(10)는 수직 및 수평동기 신호를 분리하고 수평동기를 지연하여 클램프신호로 사용한다.FIG. 2 is a diagram showing the sub-operation waveforms of FIG. 1 according to the above-described configuration. Referring to FIG. 1-2, an embodiment of the present invention is described with reference to FIG. 10) separate vertical and horizontal sync signal and delay horizontal sync to use as clamp signal.

입력단(P1)을 통해 복합 영상신호를 입력하는 A/D변환기(20)는 상기 동기분리부(20)의 제2도(B)와 같은 클램프 신호를 받아 이기간에 클램프전압을 세팅시켜 디지탈 영상신호로 변환 출력한다. 상기 A/D변환기(20)의 디지탈 변환된 영상신호를 입력하는 Y/C분리부(30)는 휘도신호(Y)와 칼라신호(C)를 분리하여 출력한다.The A / D converter 20 which inputs the composite video signal through the input terminal P1 receives the clamp signal as shown in FIG. 2B of the synchronous separation unit 20 and sets the clamp voltage in this period to set the digital video signal. Output converted to. The Y / C separator 30 for inputting the digitally converted video signal of the A / D converter 20 separates and outputs the luminance signal Y and the color signal C.

이때 상기 동기분리부(10)에서 클램프 신호를 출력하면 스위치(SW1)가 온된다. 상기 스위치가 온 되면 상기 Y/C분리부(30)의 Y/C분리한 제2도(2A)와 같이 n레벨의 휘도신호(Y)는 감산기(50)로 입력된다.At this time, when the clamp signal is output from the synchronization separator 10, the switch SW1 is turned on. When the switch is turned on, the luminance signal Y having the n level is input to the subtractor 50 as shown in FIG. 2A of the Y / C separation unit 30 of FIG.

이때 정수값 세팅부(40)는 상기 Y/C분리부(30)에서 분리된 휘도신호(Y)와 동일한 신호를 발생하여 감산기(5)에 입력된다. 이로인해 상기 감산기(50)는 상기 입력된 두신호를 감산하여 동기신호를 제거한다. 상기 감산기(50)에서 동기신호가 제거된 신호를 입력하는 리미터(60)는 노이즈를 제거하여 출력한다.At this time, the integer value setting unit 40 generates the same signal as the luminance signal Y separated by the Y / C separation unit 30 and inputs it to the subtractor 5. As a result, the subtractor 50 subtracts the two input signals to remove the synchronization signal. The limiter 60 inputs a signal from which the synchronization signal is removed by the subtractor 50 and removes the noise.

상기 리미터(60)에서 노이즈가 제거된 신호는 인버터(70)를 통해 반전된 신호를 입력하는 PWM D/A 변환기(80)는 클램프기준 전압으로 변환 출력한다. 상기 PWM D/A 변환기(80)에서 변환된 전압을 저항(R1) 및 캐패시터(C1)에 의해 필터링되어 저항(R2)을 통해 출력되며 상기 저항(R2)을 통해 출력된 전압으로 저항(R3-R4)에 의해 분압되어 클램프 기준전압으로 인가된다.The signal from which the noise is removed from the limiter 60 is converted into a clamp reference voltage by the PWM D / A converter 80 inputting the inverted signal through the inverter 70. The voltage converted by the PWM D / A converter 80 is filtered by the resistor R1 and the capacitor C1 and output through the resistor R2 and the resistor R3- as the voltage output through the resistor R2. The voltage is divided by R4) and applied to the clamp reference voltage.

이때 만약 상기 Y/C분리부(30)에서 분리된 휘도신호의 폐디스틀 레벨이 높게 설정되어 있으면 상기 리미터(6)의 출력이 높게 되고 상기 인버터(70)을 통해 낮아진다.At this time, if the closed level of the luminance signal separated by the Y / C separation unit 30 is set high, the output of the limiter 6 is high and is lowered through the inverter 70.

상기 인버터(70)을 통해 낮아진 신호는 PWM D/A 변환기(80)에 입력되어 전압으로 변환된다. 상기PWM D/A 변환기(80)에서 변환된 전압은 저항(R1-R2) 및 캐피시터로 구성된 로우패스필터(90)에 의해 필터링되어 출력한다.The signal lowered through the inverter 70 is input to the PWM D / A converter 80 and converted into a voltage. The voltage converted by the PWM D / A converter 80 is filtered and output by the low pass filter 90 composed of resistors R1-R2 and capacitors.

상기 로우패스필터(90)를 통과한 전압은 저항(R3-R4)에 의해 분압되어 기준 클램프 단자로 입력되는데 클램프되는 기준전압이 낮아지므로 폐디스틀 레벨이 낮아지게 된다.The voltage passing through the low pass filter 90 is divided by the resistors R3-R4 to be input to the reference clamp terminal, and the reference voltage to be clamped is lowered, thereby reducing the level of the closed distortion.

그러나 상기 Y/C분리부(30)에서 분리된 휘도신호의 폐디스틀 레벨이 낮게 설정되어 있으면 상기 리미터(6)의 출력이 낮게되고 상기 인버터(70)을 통해 높아진다.However, if the closed distortion level of the luminance signal separated by the Y / C separator 30 is set low, the output of the limiter 6 is low and is increased through the inverter 70.

상기 인버터(70)을 통해 레벨이 높아진 신호는 PWM D/A 변환기(80)에 입력되어 전압으로 변환된다. 상기 PWM D/A 변환기(80)에서 변환된 전압으로 저항(R1-R2) 및 캐패시터(C1)로 구성된 로우패스필터(90)에 의해 필터링되어 출력된다.The signal whose level is increased by the inverter 70 is input to the PWM D / A converter 80 and converted into a voltage. The voltage converted by the PWM D / A converter 80 is filtered and output by the low pass filter 90 including the resistors R1-R2 and the capacitor C1.

상기 로우패스필터(90)를 통과한 전압은 저항(R3-R4)에 의해 분압되어 기준클램프 전압으로 입력되는데 클램프되는 기준전압이 높아지므로 폐디스틀 레벨이 높아지게 된다.The voltage passing through the low pass filter 90 is divided by the resistors R3-R4 to be input to the reference clamp voltage. However, since the reference voltage to be clamped is increased, the closed distortion level is increased.

상술한 바와같이 디지탈신호 처리 시스템인 클램프회로에 있어서 휘도신호의 폐디스틀 레벨은 검출하여 기준 클램프 전압을 자동으로 가변토톡 하여 항상 정확한 클램핑을 할 수 있는 이점이 있다.As described above, in the clamp circuit which is a digital signal processing system, the closed signal level of the luminance signal is detected, and thus the variable clamping is automatically performed by automatically varying the reference clamp voltage.

Claims (3)

동기 분리부(10)와, A/D변환기(20)와, Y/C분리부(30)을 구비한 디지탈신호 처리 시스템의 클램프회로에 있어서 상기 동기 분리부(10)의 클램프펄스를 출력에 의해 스위칭하는 스위칭수단과, 상기 스위칭수단이, 스위칭되면 상기 Y/C분리부(30)에서 분리된 휘도신호의 폐디스틀 레벨을 감지하는 폐디스틀 감지 수단과, 상기 페디스틀 감지수단에서 감지된 폐디스틀 레벨의 동기를 제거하는 동기 제거수단과, 상기 동기 제거수단에서 동기를 제거한 신호의 노이즈를 제거하는 노이즈 제거수단과, 상기 노이즈 제거수단에 노이즈를 제거한 신호를 반전시키는 반전수단과, 상기 반전수단의 반전된 신호를 전압으로 변환하는 PWM D/A 변환수단과, 상기 D/A변환수단의 전압을 필터링하는 필터수단과, 상기 필터수단의 출력전압을 분압하여 클램프 기준전압을 발생하는 클램프 기준전압 발생수단으로 구성됨을 특징으로 하는 클램프회로.In the clamp circuit of the digital signal processing system having the synchronous separation section 10, the A / D converter 20, and the Y / C separation section 30, the clamp pulse of the synchronous separation section 10 is applied to the output. Switching means for switching by means, and when the switching means is switched, the closed disk sensing means for detecting the closed disk level of the luminance signal separated by the Y / C separation unit 30, the pedestal sensing means Synchronization canceling means for removing the sensed synchronization of the synchronization level, Noise canceling means for removing the noise of the signal removed from the synchronization removing means, Inverting means for inverting the signal from which the noise is removed in the noise removing means; PWM D / A converting means for converting the inverted signal of the inverting means into a voltage, filter means for filtering the voltage of the D / A converting means, and output voltage of the filter means are divided to generate a clamp reference voltage. doing The clamp circuit according to claim consists of a ramp reference voltage generating means. 제1항에 있어서 동기 제거수단이, 폐디스틀 레벨값을 발생하는 정수값 세팅부(40)와, 폐디스틀 감지수단에서 감지된 신호와 상기 정수값 세팅부(40)에서 발생된 신호를 감산하여 출력하는 감산기(50)로 구성됨을 특징으로 하는 클램프회로.The method of claim 1, wherein the synchronizing canceling means comprises: an integer value setting unit 40 for generating a closed station level value, a signal detected by the closed disk detecting unit, and a signal generated by the integer value setting unit 40; Clamp circuit, characterized in that consisting of a subtractor 50 for subtracting and outputting. 제1항에 있어서 상기 클램프 기준전압 발생수단의 출력이 상기 A/D변환기(20)로 궤환되어 클램프기준전압을 발생함을 특징으로 하는 클램프회로.The clamp circuit according to claim 1, wherein an output of said clamp reference voltage generating means is fed back to said A / D converter (20) to generate a clamp reference voltage.
KR1019900009185A 1990-06-21 1990-06-21 Clamp circuit of digital video processing system KR930002110B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900009185A KR930002110B1 (en) 1990-06-21 1990-06-21 Clamp circuit of digital video processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900009185A KR930002110B1 (en) 1990-06-21 1990-06-21 Clamp circuit of digital video processing system

Publications (2)

Publication Number Publication Date
KR920001975A KR920001975A (en) 1992-01-30
KR930002110B1 true KR930002110B1 (en) 1993-03-26

Family

ID=19300365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900009185A KR930002110B1 (en) 1990-06-21 1990-06-21 Clamp circuit of digital video processing system

Country Status (1)

Country Link
KR (1) KR930002110B1 (en)

Also Published As

Publication number Publication date
KR920001975A (en) 1992-01-30

Similar Documents

Publication Publication Date Title
CN1130328A (en) Self adaption synchronous signal separator
KR930002110B1 (en) Clamp circuit of digital video processing system
US5247354A (en) Noise reducing apparatus for reducing noise in moving video image signals
KR100430742B1 (en) Apparatus with A/D Converter for Processing Television Signal
JP3610882B2 (en) Video signal processing device
KR100240326B1 (en) Vertical sync. separator
JP2619524B2 (en) Ghost detection reference signal extraction circuit
KR100555455B1 (en) Sync separation apparatus and method
KR100594201B1 (en) Digital video decoding device with noise reduction
JPS61161080A (en) Clamp device for digital video signals
KR0124842Y1 (en) Synchorization separation method and apparatus of composite image signal
KR100213011B1 (en) Circuit for regenerating direct current level
JP2528948B2 (en) Video signal clamp circuit
KR920000814Y1 (en) Clamp circuit of digital television
JP2570291Y2 (en) Black noise removal circuit
KR920001108B1 (en) Automatic color control method of digital television
KR0131710Y1 (en) Noise eliminating system for a video camera
KR0137537B1 (en) A device for transforming video signal of video conferencing system
KR950000207Y1 (en) Apparatus for detecting interleaved signal out of composite image signal
KR940000159Y1 (en) Keyed pulse generator for high definition of tv
RU1811029C (en) Device for separating chroma and luminous signals in secam decoder
KR940008736B1 (en) Error detecting circuit of time axis
KR920003396B1 (en) Detecting circuit of y/c circuit
JPH0468871A (en) Direct current reproducing circuit for ntsc video signal
KR910009043Y1 (en) Phase auto-control circuit of synchronous signal

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030227

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee