KR910005774Y1 - Amplification circuit for control signal - Google Patents

Amplification circuit for control signal Download PDF

Info

Publication number
KR910005774Y1
KR910005774Y1 KR2019870017467U KR870017467U KR910005774Y1 KR 910005774 Y1 KR910005774 Y1 KR 910005774Y1 KR 2019870017467 U KR2019870017467 U KR 2019870017467U KR 870017467 U KR870017467 U KR 870017467U KR 910005774 Y1 KR910005774 Y1 KR 910005774Y1
Authority
KR
South Korea
Prior art keywords
transistor
base
collector
emitter
resistor
Prior art date
Application number
KR2019870017467U
Other languages
Korean (ko)
Other versions
KR890009448U (en
Inventor
현윤종
김헌욱
강재성
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019870017467U priority Critical patent/KR910005774Y1/en
Publication of KR890009448U publication Critical patent/KR890009448U/en
Application granted granted Critical
Publication of KR910005774Y1 publication Critical patent/KR910005774Y1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46—Controlling, regulating, or indicating speed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

내용 없음.No content.

Description

제어신호 증폭 재생회로Control signal amplification reproduction circuit

제 1 도는 본 고안 제어신호 증폭 재생회로도, 제 2a~c 도는 본 고안 회로도의 각부 파형도, 제 3 도는 트랜지스터(TR33)의 히스테리시스 특성을 설명하기 위한 신호파형도.1 is a control signal amplifying and reproducing circuit diagram of the present invention, 2a to c are each waveform diagram of the circuit diagram of the present invention, and FIG. 3 is a signal waveform diagram for explaining the hysteresis characteristics of the transistor TR 33 .

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

TR1-TR46: 트랜지스터 R1-R26: 저항TR 1 -TR 46 : Transistor R 1 -R 26 : Resistor

D1-D6: 다이오드 10 : 증폭회로부D 1 -D 6 : Diode 10: Amplifier Circuit

20 : 파형정형회로부20: waveform shaping circuit part

본 고안은 비디오 테이프 레코오더의 서보계에 있어서 모터의 회전속도 또는 위상을 제어하기 위해 비디오 테이프에 기록되어 있는 제어신호를 증폭하고 이를 파형정형하여 원래의 제어신호로 재생하는 제어신호 증폭 재생회로에 관한 것이다.The present invention provides a control signal amplifying and reproducing circuit which amplifies a control signal recorded on a video tape and modulates the waveform to reproduce the original control signal in the servo system of a video tape recorder. It is about.

일반적으로 비디오 테이프 레코오더(VTR)의 서보계에 있어서는 모터의 회전속도 또는 위상을 제어하는 데에 비디오 테이프에 기록되어 있는 제어신호를 이용하게 되는데, 제어헤드를 통해 검출된 최초의 제어신호는 그 크기가 너무 작아서 이를 증폭하여 사용하게 된다.In general, in a servo system of a video tape recorder (VTR), a control signal recorded on a video tape is used to control a rotational speed or phase of a motor. The first control signal detected through the control head is The size is so small that it will be amplified and used.

그런데 제어헤드를 통해 검출된 제어신호를 증폭하는 종래의 제어신호 증폭 재생회로는 연산증폭회로와 기타 외부 보상회로로 구성되어 있어서 제어신호 사이에 삽입되어 검출되는 잡음신호에 의하여 원래의 제어신호주기와는 다른 파형의 제어신호가 검출될 우려가 있어 모터의 안정된 회전속도 또는 위상을 제어하는데 어려움이 많았을 뿐만아니라 회로의 복잡성으로 인하여 원가상승의 요인이 되는 결점이 있었다.However, the conventional control signal amplification and reproducing circuit for amplifying the control signal detected through the control head is composed of an operational amplifier circuit and other external compensation circuit, and the original control signal period and the noise signal are inserted between the control signals and detected. Because of the possibility that control signals of different waveforms may be detected, it was difficult to control the stable rotation speed or phase of the motor, and also had the drawback of cost increase due to the complexity of the circuit.

본 고안은 상기한 종래 제어신호 증폭 재생회로가 갖는 결점을 제거하기 위해 제안된 것으로, 비디오 테이프로부터 검출된 제어신호를 잡음에 둔감한 증폭회로를 통하여 증폭하고, 이를 파형정형회로를 통하여 원래의 제어신호로 재생하는 제어신호 증폭 재생회로를 제공함에 그 목적이 있다.The present invention has been proposed to eliminate the drawbacks of the conventional control signal amplifying and reproducing circuit, and amplifies a control signal detected from a video tape through an amplification circuit insensitive to noise, and controls the original through a waveform shaping circuit. It is an object of the present invention to provide a control signal amplifying and reproducing circuit for reproducing signals.

이하 본 고안의 구성 및 작용, 효과를 첨부도면을 참조하여 상세하게 설명한다.Hereinafter, the configuration, operation, and effects of the present invention will be described in detail with reference to the accompanying drawings.

상기한 목적을 달성하기 위한 본 고안 제어신호 증폭 재생회로는 저항(R1-R4)을 직렬연결하여 저항(R2, R3)의 접속점에다 저항(R5)을 통해 에미터에 트랜지스터(TR2)의 베이스가 연결된 트랜지스터(TR1)의 베이스를 접속하고, 상기 트랜지스터(TR2)의 에미터에는 베이스에 트랜지스터(TR6)의 에미터 및 컬렉터에 트랜지스터(TR4)의 베이스와 트랜지스터(TR8)의 컬렉터가 연결된 트랜지스터(TR5)의 에미터를 접속함과 더불어 컬렉터에는 베이스에 상기 트랜지스터(TR8)의 베이스가 연결된 트랜지스터(TR7)의 컬렉토와 트랜지스터(TR3)의 베이스를 접속하며, 상기 저항(R1, R2)의 접속점에다 다이오드(D1,D2)를 차례로 통해 저항(R3,R4)의 접속점을 연결하고, 상기 트랜지스터(TR8)의 컬렉터와 베이스를 서로 연결함과 더불어 트랜지스터(TR6)의 베이스에 저항(R6)의 베이스에 저항(R6)을 연결하여서 된 차동증폭부(11)와; 상기 차동증폭부(11)에 있는 저항(R6)에는 다이오드(D3-D6)를 차례로 연결하되 다이오드(D3)의 캐소드와 다이오드(D5)의 에노드를 접속하여서 된 귀환회로부(12); 베이스에 트랜지스터(TR2)의 컬렉터와 트랜지스터(TR25)의 베이스가 연결된 트랜지스터(TR22)의 에미터에는 저항(R7)을 통해 트랜지스터(TR23)의 컬렉터를 연결함과 더불어 에미터에 상기 트랜지스터(TR25)의 에미터가 연결된 트랜지스터(TR24)의 베이스를 접속하고, 상기 트랜지스터(TR23)의 에미터에다 저항(R10)과 다이오드(D7)를 통해 저항(R5)을 연결함과 더불어 저항(R6)과 트랜지스터(TR27)를 통해 트랜지스터(TR26)를 접속하며, 상기 다이오드(D7)의 에노드에는 트랜지스터(TR27)의 베이스를 트랜지스터(TR26)의 베이스와 컬렉터를 각각 접속하여서 된 에미터폴로워 출력부(13); 상기 차동증폭부(11)에 있는 트랜지스터(TR1)의 에미터에 컬렉터가 연결된 트랜지스터(TR9)의 베이스에다 트랜지스터(TR10-TR16)의 베이스 및 상기 에미터폴로워출력부(13)에 있는 트랜지스터(TR26)의 베이스를 연결하고, 트랜지스터(TR10-TR13)의 컬렉터는 트랜지스터(TR3, TR5, TR4, TR6) 각각의 에미터에다 연결하며, 트랜지스터(TR14)의 컬렉터는 트랜지스터(TR17)의 베이스 및 트랜지스터(TR19)의 컬렉터에, 트랜지스터(TR15)의 컬렉터는 트랜지스터(TR18)의 컬렉터에, 트랜지스터(TR16)의 컬렉터는 트랜지스터(TR22)의 베이스에 각각 연결한 트랜지스터(TR18)의 에미터에 트랜지스터(TR18)의 에미터에 트랜지스터(TR20)의 컬렉터를 접속하여서 된 전류리미이터(14) 및 상기 차동증폭부(11)에 있는 트랜지스터(TR7)의 컬렉터와 에미터폴로워출력부(13)에 있는 트랜지스터(TR23)의 컬렉터 사이에 주파수 특성보상용 콘덴서(C1)를 연결하여 증폭회로부(10)를 구성하고; 저항(R11-R16)을 직렬연결하여 저항(R14, R15)의 접속점에다 에미터에 트랜지스터(TR29)의 컬렉터 및 트랜지스터(TR32)의 에미터가 연결된 트랜지스터(TR31)의 베이스를 접속하고, 상기 트랜지스터(TR32)의 베이스에는 에미터에 트랜지스터(TR28)의 컬렉터 및 트랜지스터(TR29)의 에미터가 연결된 트랜지스터(TR30)의 컬렉터가 에미터에 연결됨과 더불어 트랜지스터(TR34)의 에미터가 연결된 트랜지스터(TR33)의 베이스를 연결하며, 상기 트랜지스터(TR28)의 에미터에는 저항 (R17)을, 트랜지스터(TR32)의 컬렉터에는 트랜지스터(TR35)의 컬렉터를, 트랜지스터(TR34)의 컬렉터에는 베이스와 컬렉터가 공통접속된 트랜지스터(TR36)의 컬렉터를 각각 연결하여서 된 구형파발생부(21)와; 상기 구형파발생부(21)에 있는 트랜지스터(TR32, TR33)의 컬렉터에는 저항(R18)을 통해 컬렉터에 저항(R19, R20)이 직렬로 연결된 트랜지스터(TR37)의 베이스를 연결함과 더불어 저항(R25)을 통해 트랜지스터(TR43)의 베이스를 연결하고, 상기 저항(R19, R20)의 접속점에 상기 구형파 발생부(21)에 있는 트랜지스터(TR30)의 베이스를 연결하며, 트랜지스터(TR28)의 베이스에는 저항(R23)이 연결된 트랜지스터(TR38)의 베이스를 연결함과 더불어 저항(R21)을 통해 트랜지스터(TR39)의 에미터를 연결하고, 상기 트랜지스터(TR38)의 컬렉터에다 베이스에 트랜지스터(TR44)의 베이스가 연결됨과 더불어 에미터에 저항(R24)이 연결된 트랜지스터(TR40)의 컬렉터와 콘덴서(C2)를 연결하며, 트랜지스터(TR39)의 컬렉터에는 상기 콘덴서(C2)와 저항(R22)을 연결하고, 트랜지스터(TR43)이 컬렉터에는 베이스에 트랜지스터(TR42)의 베이스를 접속하여서 된 전류리미이터(22); 트랜지스터(TR41, TR46)의 에미터끼리를 서로 연결하되 베이스를 상기 전류리미이터(22)에 있는 트랜지스터(TR45, TR43)의 컬렉터 사이에 접속하여서된 에미터폴로워출력단(23)으로 파형정형회로부(20)를 구성한 것이다.The control signal amplification and reproducing circuit of the present invention for achieving the above object is connected to the resistor (R 1- R 4 ) in series to the connection point of the resistor (R 2 , R 3 ) to the emitter through the resistor (R 5 ) to the transistor ( connecting the base of the transistor (TR 1) the base is connected to a TR 2), and the base and the transistor of the emitter and the transistor (TR 4) to the collector of an emitter of a transistor (TR 6) to the base of said transistor (TR 2) the collector, the base, with also connected to the emitter of the transistor (TR 5) the collector is connected to the (TR 8) of the local rekto and the transistor (TR 3) of the transistor (TR 7) the base is connected to the transistor (TR 8) The base is connected, and the connection points of the resistors R 3 and R 4 are sequentially connected to the connection points of the resistors R 1 and R 2 through the diodes D 1 and D 2 , and the collector of the transistor TR 8 is connected. The base of the transistor (TR 6 ) Connecting a resistor (R 6) to the base of the resistance (R 6) to the device hayeoseo the differential amplifier unit 11; The feedback circuit unit is formed by connecting diodes D 3 -D 6 to the resistor R 6 in the differential amplifier 11 in order, and connecting the cathode of the diode D 3 and the anode of the diode D 5 . 12); The emitter emitter there with also connected to the collector of the transistor (TR 23) via a resistor (R 7) of the transistor (TR 22) the base is connected to the collector and the transistor (TR 25) of the transistor (TR 2) to the base The base of the transistor TR 24 to which the emitter of the transistor TR 25 is connected is connected, and the resistor R 5 is connected to the emitter of the transistor TR 23 through a resistor R 10 and a diode D 7 . a connection box and a resistance (R 6) and the transistor (TR 27) a transistor (TR 26) for connection, and the diode (D 7) to the node of a transistor (TR 27) the base of the transistor (TR 26) of the via, with An emitter follower output section 13 connected to the base and the collector respectively; The base of the transistors TR 10- TR 16 and the emitter follower output unit 13 at the base of the transistor TR 9 having a collector connected to the emitter of the transistor TR 1 in the differential amplifier 11. Connects the base of transistor TR 26 to the collector of transistors TR 10- TR 13 to the emitter of each of transistors TR 3 , TR 5 , TR 4 , TR 6 , and transistor 14 ) Is the base of transistor TR 17 and the collector of transistor TR 19 , the collector of transistor TR 15 is the collector of transistor TR 18 , and the collector of transistor TR 16 is transistor TR 22. ), a transistor (TR 18) emitter transistor (TR 18) a current limiter data 14 and the differential amplifier (11 hayeoseo connecting the collector of the transistor (TR 20) to the emitter of the connections, respectively) to the base of To the collector and emitter follower output section 13 of transistor TR 7 An amplifier circuit unit 10 is formed by connecting a frequency characteristic compensation capacitor C 1 between the collectors of the transistor TR 23 ; A resistor (R 11 -R 16) connected by a serial resistance (R 14, R 15) connecting point eda emitter coupled transistors (TR 31) of the collector, and the transistor (TR 32) of the transistor (TR 29) to the emitter of the connection, and the transistor (TR 32) of the base, the collector of the transistor (TR 30) the emitter of the collector and of the transistor (TR 29) connected to the transistor (TR 28) to the emitter, with connected to the emitter transistor the base and the emitter of the (TR 34) connected to the base of the associated transistor (TR 33), the transistor emitter, the resistance (R 17) a (TR 28), the collector of a transistor (TR 35) of the transistor (TR 32) of the collector, a transistor (TR 34) of the collector, the base and collector commonly connected to a transistor (TR 36) a square wave generator 21 is connected to the collector hayeoseo each with; Connecting the base of the transistor (TR 32, TR 33) collector, the resistance (R 18) resistors (R 19, R 20) is connected in series with the transistor (TR 37) to the collector through the in the square wave generator (21) In addition, the base of the transistor TR 43 is connected through a resistor R 25 , and the base of the transistor TR 30 in the square wave generator 21 is connected to a connection point of the resistors R 19 and R 20 . The base of the transistor TR 28 is connected to the base of the transistor TR 38 to which the resistor R 23 is connected, and the emitter of the transistor TR 39 is connected through the resistor R 21 . A base of the transistor TR 44 is connected to the collector of the transistor TR 38 , and a collector of the transistor TR 40 , in which a resistor R 24 is connected to the emitter, is connected to the capacitor C 2 . TR 39 ) connects the capacitor (C 2 ) and the resistor (R 22 ) A current limiter 22 in which the transistor TR 43 is connected to the collector by connecting the base of the transistor TR 42 to the base; An emitter follower output stage 23 connected by connecting emitters of the transistors TR 41 and TR 46 to each other, but connecting the base between the collectors of the transistors TR 45 and TR 43 in the current limiter 22. Thus, the waveform shaping circuit unit 20 is constructed.

제 1 도는 본 고안 제어신호 증폭 재생회로도로서, 전원단자(Vcc)에 전원이 인가되면, 저항(R1-R5)과 다이오드(D1,D2)에 의해 차동증폭부(11)에 기준바이어스전압이 공급되고, 이때 트랜지스터(TR1)의 베이스에는의 전압이 걸리게 되며, 다이오드(D1, D2)는 기준바이어스전압의 변동을 방지하는 역할을 하게된다. 이 상태에서 증폭회로부(10)의 입력단자(a)에 제 2a 도에 도시한 바와같은 제어신호가 입력되면, 다링톤형으로 구성된 차동증폭부(11)의 입력단인 트랜지스터(TR1, TR2, TR5, TR6)와 액티브로드인 트랜지스터(TR7, TR8)에 의하여 증폭된 제어신호가 에미터폴로워 구성인 트랜지스터(TR3, TR4)중에서 트랜지스터(TR3)의 에미터를 통해 출력된다. 이 제어신호는 전류리미이터(14)에 있는 트랜지스터(TR18)의 베이스로 입력되며, 그러면, 트랜지스터(TR18)에 의해 레벨이동(level shift)되는바, 트랜지스터(TR18)의 베이스에 나타난 파형의 직류(DC) 전위를 V18B라 하면, 트랜지스터(TR18)의 베이스에서는 파형이 변하지 않으며, 직류(DC)전위의 레벨만 트랜지스터(TR18)의 베이스-에미터간 턴온전압인 VBE(ON)만큼 낮춰져서 즉 레벨 이동(level shift)되어 출력된다. 이때 트랜지스터(TR18)의 에미터전위를 V18E라 하면 V18E=V18B-VBE(ON)으로 된다.FIG. 1 is a control signal amplification and reproducing circuit of the present invention. When power is applied to the power supply terminals Vcc, reference is made to the differential amplifier 11 by the resistors R 1 -R 5 and diodes D 1 and D 2 . The bias voltage is supplied, at which time the base of the transistor TR 1 The voltage of is applied, and the diodes D 1 and D 2 serve to prevent the variation of the reference bias voltage. In this state, when the control signal as shown in FIG. 2A is input to the input terminal a of the amplifying circuit section 10, the transistors TR 1 , TR 2 , which are input terminals of the differential amplifier 11 having the Darlington type, are input. The control signals amplified by TR 5 and TR 6 and the active load transistors TR 7 and TR 8 pass through the emitters of transistors TR 3 among the transistors TR 3 and TR 4 in the emitter follower configuration. Is output. The control signal is input to the base of the transistor (TR 18) in the current limiter of data 14, then the transistors shown in the base of the level shift (level shift) bar, a transistor (TR 18) which is by (TR 18) When a direct current (DC) electric potential of the waveform V 18B la, not a waveform change in the base of the transistor (TR 18), only the level of the direct current (DC) potential of the base of the transistor (TR 18) - V of emitter turn-on voltage BE ( ON) , that is, level shifted (level shifted) is output. At this time, if the emitter potential of the transistor TR 18 is V 18E , V 18E = V 18B -V BE (ON) .

따라서 컬렉터에 능동부하(Active load)가 접속된 에미터폴로워출력부(13)의 단위 트랜지스터(TR21)의 베이스에 상기 트랜지스터(TR18)의 에미터전위(V18E)가 입력되어 증폭되고 트랜지스터(TR22, TR24, TR25) 저항(R7)에 의하여 에미터폴로워서 제 2b 도에 도시한 바와같이 주신호(ta)의 성분만이 증폭된 파형이 출력단자(b)를 통하여 출력된다. 이와같이 주신호(ta) 성분만이 증폭되어 출력되는 것을 트랜지스터(TR24)의 에미터와 트랜지스터(TR6)의 베이스 사이에 귀환회로부(12)가 구성되고, 트랜지스터(TR21)의 컬렉터와 트랜지스터(TR2)의 컬렉터 사이에 주파수특성을 보상해주기 위하여 적당한 용량의 값을 같은 콘덴서(C1)가 접속되어 주파수 대역을 좁혀주기 때문이다.Accordingly, the emitter potential V 18E of the transistor TR 18 is input and amplified to the base of the unit transistor TR 21 of the emitter follower output unit 13 in which an active load is connected to the collector. As shown in FIG. 2B, the waveform of which the component of the main signal ta is amplified by the transistors TR 22 , TR 24 , and TR 25 through the resistor R 7 is output through the output terminal b. Is output. In this way, only the main signal ta component is amplified and output so that the feedback circuit portion 12 is formed between the emitter of the transistor TR 24 and the base of the transistor TR 6 , and the collector and the transistor of the transistor TR 21 . This is because the same capacitor C 1 is connected with the appropriate capacitance value to narrow the frequency band between the collectors of TR 2 .

여기서 에미터폴로워출력부(13)의 전류미러에 대해 구체적으로 설명하면, 저항(R9, R10)과 다이오드(D7)에 의하여 저항(R9)에 흐르는 전류(IR9)는( VD7은 다이오드(D7)의 턴온전압)로 된다. 따라서 저항(R9)에 전류(IR9)가 흐르게 되면, 저항(R8)과 저항(R10)의 저항비에 의한 전류가 트랜지스터(TR27)의 컬렉터에 흐르게 되므로 트랜지스터(TR9∼TR16, TR26)에도 전류(IR9)에 의해 각 트랜지스터의 크기에 따른 전류가 흐르게 된다. 이와같이 트랜지스터들에 흐르는 전류들에 의하여 증폭회로부(10)의 동작점이 정해지게 된다.Here, the current mirror of the emitter follower output unit 13 will be described in detail. The current I R9 flowing through the resistor R 9 by the resistors R 9 and R 10 and the diode D 7 is V D7 becomes the turn-on voltage of the diode D 7 . Therefore, the resistance (R 9) when a current (I R9) to flow in, because the current due to the resistance ratio of the resistance (R 8) and a resistance (R 10) flows to the collector of the transistor (TR 27) transistor (TR 9 ~TR 16 and TR 26 ), the current I R9 also flows according to the size of each transistor. As described above, the operating point of the amplifying circuit unit 10 is determined by the currents flowing through the transistors.

그리고 다이오드(D3∼D6)로 구성된 귀환회로부(12)는 출력단자(6)의 출력신호가 파형이 커져서 다이오드(D3, D4)가 턴온되거나 또는 다이오드(D5, D6)가 턴온됨에 의하여 출력신호의 파형이 더이상 커지는 것을 방지하는 리미팅 기능을 수행하게 된다.And a diode (D 3 ~D 6) the feedback circuit 12 is the output signal of the output terminal 6 is large, the waveform diode (D 3, D 4) is turned on, or a diode (D 5, D 6) consisting of a By turning on, the limit function prevents the waveform of the output signal from growing any longer.

상기에서와 같이 주신호(ta)성분만이 증폭된 제 2b 도에 도시한 바와같은 증폭신호는 파형정형회로부(20)로 입력되어 트랜지스터(TR29, TR30) 및 트랜지스터(TR31, TR32)와 트랜지스터(TR33, TR34)의 스위칭 동작에 의하여 트랜지스터(TR33)의 컬렉터에 히스테리시스 특성을 갖는 신호가 출력되며, 이 신호는 전류리미이터(22)를 통하여 에미터폴로워출력단(23)의 출력단자(C)를 통하여 제 2c 도와 같은 안정된 제어신호를 재생할 수 있는 것이다.As described above, the amplified signal as shown in FIG. 2B in which only the main signal ta component is amplified is input to the waveform shaping circuit 20 so that the transistors TR 29 and TR 30 and the transistors TR 31 and TR 32 are used. ) And a signal having hysteresis characteristics are output to the collector of the transistor TR 33 by the switching operation of the transistors TR 33 and TR 34 , and the signal is output through the current limiter 22 to the emitter follower output terminal 23. Through the output terminal C of), it is possible to reproduce a stable control signal such as the second c degree.

여기서 트랜지스터(TR33)의 컬렉터에 히스테리시스 특성을 갖는 신호의 출력을 보면, 제 3 도에 도시한 바와같이 증폭회로부(10)에서 출력되는 신호출력(b)의 출력신호를 b', 그때의 파형정형회로부(20)의 출력(C)을 C'라 하고, 저항(R12, R13)사이의 전압을 V34B, 트랜지스터(TR31)의 베이스 DC전압을 V31B라 하면, 우선 b'〉V34B일때, 트랜지스터(TR29, TR34,TR36)는 턴온상태이고, 트랜지스터(TR30, TR32, TR35, TR36)는 턴오프가 되며, 이상태에서 b'가 V34B의 레벨보다 작아져서 V31B보다는 큰 상태에서는 트랜지스터(TR30, TR33, TR34)가 턴오프 상태에 있기 때문에 C'가 하이레벨인 상태로 남아있게 된다. 그러다가 b'가 V31B보다도 작은 레벨이 되면, 트랜지스터(TR31)가 턴오프되므로, 트랜지스터(TR32)가 턴온으로 되어 트랜지스터(TR37)를 포화(saturation)상태로 만들고 이로써 트랜지스터(TR30)가 턴온되면서 트랜지스터(TR33)가 턴온됨과 동시에 트랜지스터(TR29)의 턴오프에 의해 다시 트랜지스터(TR32)가 턴오프상태로 된다.Here, when the output of the signal having hysteresis characteristics is applied to the collector of the transistor TR 33 , as shown in FIG. 3, the output signal of the signal output b output from the amplifying circuit section 10 is b ', the waveform at that time. Assuming that the output C of the shaping circuit section 20 is C ', the voltage between the resistors R 12 and R 13 is V 34B and the base DC voltage of the transistor TR 31 is V 31B . When V 34B , transistors TR 29 , TR 34, TR 36 are turned on, and transistors TR 30 , TR 32 , TR 35 , TR 36 are turned off, where b 'is greater than the level of V 34B . In the state of becoming smaller than V 31B , the transistors TR 30 , TR 33 , and TR 34 are turned off, so that C ′ remains high. Then, when b 'is at a level smaller than V 31B , transistor TR 31 is turned off, so transistor TR 32 is turned on, making transistor TR 37 saturated, thereby transistor TR 30 . The transistor TR 33 is turned on while the transistor TR 33 is turned on, and the transistor TR 32 is turned off again by turning off the transistor TR 29 .

결국 이로인해 트랜지스터(TR43)가 턴온되면서 C'파형은 로우레벨로 떨어지게 되고, 이 상태에서 다시 b'가 V34B레벨로 되기 전까지는 c가 계속 로우레벨 상태만 유지하다가 b가 V34B계면 전레벨로 올라서면서 다시 트랜지스터(TR29, TR31, TR36)가 턴온, 트랜지스터(TR30, TR32, TR33, TR34, TR35, TR37)가 턴오프되어 C'는 하이 레벨로 된다. 그에따라 파형정형회로부(20)에서는 입력(b')에 대해서 출력(c')과 같이 히스테리시스 특성을 갖는 구형파가 출력되게 된다.End This transistor as (TR 43) is turned on, C 'waveform is dropped to the low level, and in this state again, b' until in the V 34B levels, while c is maintained only low level state b is V 34B interface I As the level is raised, the transistors TR 29 , TR 31 and TR 36 are turned on again and the transistors TR 30 , TR 32 , TR 33 , TR 34 , TR 35 and TR 37 are turned off and C 'becomes high level. . Accordingly, the waveform shaping circuit unit 20 outputs a square wave having hysteresis characteristics such as the output c 'to the input b'.

이상에서와 같이 본 고안은 비디오 테이프로부터 검출된 미세한 제어신호를 잡음에 둔감한 증폭회로부를 통하여 증폭하고 파형정형회로를 통하여 원래의 제어신호로 정확하게 재생할 수 있어 안정된 모터의 회전속도 및 위상제어를 할 수 있는 장점이 있다.As described above, the present invention can amplify the fine control signal detected from the video tape through the amplification circuit unit insensitive to noise, and accurately reproduce the original control signal through the waveform shaping circuit to perform stable rotation speed and phase control of the motor. There are advantages to it.

Claims (1)

저항(R1R4)을 직렬연결하여 저항(R2R3)의 접속점에다 저항(R5)을 통해 에미터에 트랜지스터(TR2)의 베이스가 연결된 트랜지스터(TR1)의 베이스를 접속하고, 상기 트랜지스터(TR2)의 에미터에는 베이스에 트랜지스터(TR6)의 에미터 및 컬렉터에 트랜지스터(TR4)의 베이스와 트랜지스터(TR8)의 컬렉터가 연결된 트랜지스터(TR5)의 에미터를 접속함과 더불어 컬렉터에는 베이스에 상기 트랜지스터(TR8)의 베이스가 연결된 트랜지스터(TR7)의 컬렉터와 트랜지스터(TR3)의 베이스를 접속하며, 상기 저항 (R1,R2)의 접속점에다 다이오드(D1, D2)를 차례로 통해 저항(R3, R4)의 접속점을 연결하고, 상기 트랜지스터(TR8)의 컬렉터와 베이스를 서로 연결함과 더불어 트랜지스터(TR6)의 베이스에 저항 (R6)을 연결하여서 된 차동증폭부(11)와; 상기 차동증폭부(11)에 저항(R6)에는 다이오드(D3∼D6)를 차례로 연결하되 다이오드(D3)의 캐소드와 다이오드(D5)의 에노드를 접속하여서 된 귀환회로부(12); 베이스에 트랜지스터(TR2)의 컬렉터와 트랜지스터(TR25)의 베이스가 연결된 트랜지스터(TR22)의 에미터에는 저항(R7)을 통해 트랜지스터(TR23)의 컬렉터를 연장함과 더불어 에미터에 상기 트랜지스터(TR25)의 에미터가 연결된 트랜지스터(TR24)의 베이스를 접속하고, 상기 트랜지스터(TR23)의 에미터에다 저항(R10)과 다이오드(D7)을 통해 저항(R5)을 연결함과 더불어 저항(R8)과 트랜지스터(TR27)를 통해 트랜지스터(TR26)를 접속하며, 상기 다이오드((D7)의 에노드에는 트랜지스터(TR27)의 베이스를, 트랜지스터(TR26)의 베이스와 컬렉터를 각각 접속하여서 된 에미터폴로워출력부(13); 상기 차동증폭부(11)에 있는 트랜지스터(TR1)의 에미터에 컬렉터가 연결된 트랜지스터(TR9)의 베이스에다 트랜지스터(TR10∼TR16)의 베이스 및 상기 에미터폴로워출력부(13)에 있는 트랜지스터(TR26)의 베이스를 연결하고, 트랜지스터(TR10∼TR13)의 컬렉터는 트랜지스터(TR3, TR5, TR4, TR6) 각각의 에미터에다 연결하며, 트랜지스터(TR14)의 컬렉터는 트랜지스터(TR17)의 베이스 및 트랜지스터(TR18)의 컬렉터에, 트랜지스터(TR15)의 컬렉터는 트랜지스터(TR18)의 컬렉터에, 트랜지스터(TR16)의 컬렉터는 트랜지스터(TR22)의 베이스에 각각 연결하고, 컬렉터에 트랜지스터(TR17)의 메이터를 연결한 트랜지스터(TR19)의 에미터에 트랜지스터(TR20)의 컬렉터를 접속하여서 된 전류리미이터(14) 및 상기 차동증폭부(11)에 있는 트랜지스터(TR7)의 컬렉터와 에미터폴로워출력부(13)에 있는 트랜지스터(TR23)의 컬렉터 사이에 주파수 특성보상용 콘덴서(C1)를 연결하여 증폭회로부(10)를 구성하고; 저항(R1∼R16)을 직렬연결하여 저항(R14,R15)을 접속점에다 에미터에 트랜지스터(TR29)의 컬렉터 및 트랜지스터(TR32)의 에미터가 연결된 (TR34)의 베이스를 접속하고 상기 트랜지스터(TR32)의 베이스에는 에미터에 트랜지스터(8)의 컬렉터 및 트랜지스터(TR29)의 에미터가 연결된 트랜지스터(TR30)의 컬렉터가 에미터에 연결됨과 더불어 트랜지스터(TR34)의 에미터가 연결된 트랜지스터(TR33)의 베이스를 연결하며, 상기 트랜지스터(TR28)의 에미터는 저항(R17)을, 트랜지스터(TR32)의 컬렉터에는 트랜지스터(TR35)의 컬렉터를, 트랜지스터(TR34)의 컬렉터에는 베이스와 컬렉터가 공통접속된 트랜지스터(TR36)의 컬렉터를 각각 연결하여서 구형파발생부(21)와; 상기 구형파발생부(21)에 있는 트랜지스터(TR32, TR33)의 컬렉터에는 저항 (R18)을 통해 컬렉터에 저항 (R19, R20)이 직렬로 연결된 트랜지스터 (TR37)의 베이스를 연결함과 더불어 저항(R25)을 통해 트랜지스터(TR43)의 베이스를 연결하고, 상기 저항(R19, R20)의 접속점에 상기 구형파발생부(21)에 있는 트랜지스터(TR30)의 베이스를 연결하며, 트랜지스터(TR28)의 베이스에는 베이스에 저항(R23)이 연결된 트랜지스터(TR38)의 베이스를 연결함과 더불어 저항 (R21)을 통해 트랜지스터(TR39)의 에미터를 연결하고, 상기 트랜지스터(TR38)의 컬렉터에다 베이스에 트랜지스터(TR44)의 베이스가 연결됨과 더불어 에미터에 저항(R24)이 연결된 트랜지스터(TR40)의 컬렉터와 콘덴서(C2)를 연결하며, 트랜지스터(TR39)의 컬렉터에는 상기 콘덴서(C2)와 저항(R22)을 연결하고, 트랜지스터(TR43)의 컬렉터에는 베이스에 트랜지스터(TR42)의 베이스를 접속하여서 된 전류리미이터(22); 트랜지스터(TR45, TR46)의 에미터끼리를 서로 연결하되 베이스를 상기 전류리미이터(22)에 있는 트랜지스터(TR41, TR43)의 컬렉터 사이에 접속하여서 된 에미터폴로워출력단(23)으로 파형정형회로부(20)를 구성한 제어신호 증폭 재생회로.Connect the resistor R 1 R 4 in series to connect the base of the transistor TR 1 with the base of the transistor TR 2 connected to the emitter through the resistor R 5 at the connection point of the resistor R 2 R 3 . The emitter of the transistor TR 2 includes an emitter of the transistor TR 6 connected to a base of the transistor TR 6 connected to a base of the transistor TR 4 and a collector of the transistor TR 8 connected to the emitter of the transistor TR 6 . In addition to the connection box, the collector is connected to the base of the transistor TR 3 connected to the collector of the transistor TR 7 and the base of the transistor TR 8 connected to the base, and at the connection point of the resistors R 1 and R 2 . resistor to the base of the transistor (TR 6) with a box through in turn a (D 1, D 2) resistors (R 3, R 4) connected to the connection point of and connected to each other, the collector and base of the transistor (TR 8) ( R 6 ) and the differential amplifier 11 by connecting; To the differential amplifier section 11, a resistance (R 6) or a diode (D 3 ~D 6), but the turn connected diode (D 3) a feedback circuit hayeoseo connecting the node to the cathode of the diode (D 5) of (12 ); The emitter of the transistor TR 22 connected to the collector of the transistor TR 2 and the base of the transistor TR 25 to the base extends the collector of the transistor TR 23 through the resistor R 7 and to the emitter. The base of the transistor TR 24 to which the emitter of the transistor TR 25 is connected is connected, and the resistor R 5 is connected to the emitter of the transistor TR 23 through a resistor R 10 and a diode D 7 . a connection also to the base of the resistance (R 8) and the transistor (TR 27) connected, and a transistor (TR 26) over the diode ((D 7) node, the transistor (TR 27) in addition to, a transistor (TR 26) the hayeoseo respectively connected to the base and the collector emitter of the emitter-follower output portion 13; eda base of the transistor (TR 9), the collector connected to the emitter of the transistor (TR 1) in the differential amplifier section 11 Base of transistors TR 10- TR 16 and the emitter follower The base of the transistor TR 26 in the output unit 13 is connected, and the collectors of the transistors TR 10 to TR 13 are connected to the emitters of each of the transistors TR 3 , TR 5 , TR 4 , and TR 6 , The collector of transistor TR 14 is the base of transistor TR 17 and the collector of transistor TR 18 , the collector of transistor TR 15 is the collector of transistor TR 18 , and the collector of transistor TR 16 is each connected to the base of the transistor (TR 22), and a current limiter data 14 hayeoseo connecting the collector to the emitter of a connecting meyiteo of the transistor (TR 17) to the collector transistor (TR 19) transistor (TR 20) And a frequency characteristic compensation capacitor C 1 connected between the collector of the transistor TR 7 in the differential amplifier 11 and the collector of the transistor TR 23 in the emitter follower output 13. configuring the amplifying circuit 10, and; resistance (R 1 ~R 16) a series connection W resistance (R 14, R 15) connected to the base of (TR 34) the emitter of the collector and of the transistor (TR 32) connected to the transistor (TR 29) to the emitter eda connection point and a base of the transistor (TR 32) in the emitter coupled transistors (TR 33) of the transistor (8) collectors and the transistor (TR 29) the emitter coupled transistors (TR 30) transistor (TR 34) collector, with connected to the emitter of the emitter The base of the transistor TR 28 , the emitter of the transistor TR 28 is a resistor R 17 , the collector of transistor TR 32 is a collector of transistor TR 35 , and the collector of transistor TR 34 is a base and a collector. A square wave generator 21 connecting the collectors of transistors TR 36 to which the transistors are commonly connected; Connecting the base of the transistor (TR 32, TR 33) collector, the resistance (R 18) resistors (R 19, R 20) is connected in series with the transistor (TR 37) to the collector through the in the square wave generator (21) In addition, the base of the transistor TR 43 is connected through a resistor R 25 , and the base of the transistor TR 30 in the square wave generator 21 is connected to a connection point of the resistors R 19 and R 20 . connection, and the base of the transistor (TR 28) has a resistance (R 23) connecting the emitter of the transistor (TR 39) via a resistor (R 21), with also connected to the base of the associated transistor (TR 38) at the base , and connecting the collector and the condenser (C 2) of said transistor (TR 38) transistor (TR 40) connected to the resistance (R 24) to the emitter, with the base of the transistor (TR 44) connected to the base eda collector of, The collector of transistor TR 39 includes the capacitor C 2 and the resistor R 22 . A current limiter 22 connected to the collector of the transistor TR 43 by connecting the base of the transistor TR 42 to the base; Emitter follower output stage 23 by connecting emitters of transistors TR 45 and TR 46 to each other and connecting the base between the collectors of transistors TR 41 and TR 43 in the current limiter 22. A control signal amplifying and reproducing circuit comprising the waveform shaping circuit section 20.
KR2019870017467U 1987-10-14 1987-10-14 Amplification circuit for control signal KR910005774Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870017467U KR910005774Y1 (en) 1987-10-14 1987-10-14 Amplification circuit for control signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870017467U KR910005774Y1 (en) 1987-10-14 1987-10-14 Amplification circuit for control signal

Publications (2)

Publication Number Publication Date
KR890009448U KR890009448U (en) 1989-05-30
KR910005774Y1 true KR910005774Y1 (en) 1991-08-03

Family

ID=19268607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870017467U KR910005774Y1 (en) 1987-10-14 1987-10-14 Amplification circuit for control signal

Country Status (1)

Country Link
KR (1) KR910005774Y1 (en)

Also Published As

Publication number Publication date
KR890009448U (en) 1989-05-30

Similar Documents

Publication Publication Date Title
JP2749729B2 (en) Magnetic recording / reproducing circuit
US4256980A (en) Electronic switchover circuit
US4249136A (en) PWM Signal power amplifier
US5568092A (en) Attenuated feedback type differential amplifier
JP3340250B2 (en) Buffer circuit
JPH10290127A (en) Current/voltage conversion ic and photoelectric conversion ic
KR910005774Y1 (en) Amplification circuit for control signal
JPS5836015A (en) Electronic variable impedance device
KR960005376B1 (en) Output circuit
JP3466717B2 (en) Line driver-switching stage
JPS6327464Y2 (en)
JPS5915124Y2 (en) power amplifier circuit
JPH0517695Y2 (en)
JPS6127927B2 (en)
JPH0348683B2 (en)
US6185060B1 (en) Changeover circuit in tape recorder
JP2902277B2 (en) Emitter follower output current limiting circuit
US5266853A (en) Peak clipper with an expanded linear characteristic region for video signals
KR950008954B1 (en) Comparator with hysterisys
US5313171A (en) High speed, low distortion amplifier design and method
JP2557398B2 (en) Amplifier circuit
JPS6239498B2 (en)
JPH0629764Y2 (en) High frequency compensation circuit
JPS6231523B2 (en)
JPH082009B2 (en) Amplifier circuit

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010706

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee