KR910003920Y1 - 정전압 바이어스 회로 - Google Patents

정전압 바이어스 회로 Download PDF

Info

Publication number
KR910003920Y1
KR910003920Y1 KR2019870024333U KR870024333U KR910003920Y1 KR 910003920 Y1 KR910003920 Y1 KR 910003920Y1 KR 2019870024333 U KR2019870024333 U KR 2019870024333U KR 870024333 U KR870024333 U KR 870024333U KR 910003920 Y1 KR910003920 Y1 KR 910003920Y1
Authority
KR
South Korea
Prior art keywords
channel transistor
output node
voltage
circuit
channel
Prior art date
Application number
KR2019870024333U
Other languages
English (en)
Other versions
KR890014159U (ko
Inventor
방삼룡
이윤태
이성호
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR2019870024333U priority Critical patent/KR910003920Y1/ko
Publication of KR890014159U publication Critical patent/KR890014159U/ko
Application granted granted Critical
Publication of KR910003920Y1 publication Critical patent/KR910003920Y1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

정전압 바이어스 회로
제 1 도는 종래의 정전압 바이어스 회로를 도시한 도면.
제 2 도는 종래의 정전압 바이어스 회로를 도시한 도면.
제 3 도는 출력노드(A, D)에 흐르는 전류와 공급전압과의 관계를 도시한 것으로, 제 3a 도는 종래의 정전압 바이어스 회로의 경우이고, 제 3b 도는 본 고안 정전압 바이어스 회로의 경우이다.
* 도면의 주요부분에 대한 부호의 설명
VDD: 공급전압 T1,T2: P채널 트랜지스터
T3,T4T5,T6TB: N채널 트랜지스터 AD : 출력노드
R3: 바이어스저항
본 고안은 사용전압 영역이 넓은 아날로그 모오스 회로 설계시 공급전압과 관계없이 일정한 전압을 유지할 수 있는 정전압 바이어스 회로에 관한 것으로서, 트랜지스터로서 바이어스저항을 대신케하여 바이어스전압의 변동을 소오스 폴로워로서 바이어스 트랜지스터의 게이트에 피드백 시켜서 공급전압변동에 관계없이 항상 일정한 전압을 제공할 수 있는 정전압 바이어스 회로에 관한 것이다.
통상 사용전압 영역이 넓은 아날로그 회로를 설계할 때에는 공급전압에 관계없이 일정한 전류로서 구동할수 있는 바이어스 회로를 설계하는 것을 중요한 일이며, 이와같은 목적으로 설계된 종래의 바이어스 회로가 제 1 도에 도시되어 있는바, 그 구성과 동작을 설명하면 다음과 같다.
게이트를 공통으로 하고 공급전압(VDD)을 병렬로 인가받아 출력시키는 P채널 트랜지스터(T1,T2)에 트랜지스터(T1)의 게이트와 출력노드(A)를 공통 접속하고, 게이트를 공통으로 하고 P채널 트랜지스터(T1,T2)의 출력을 각각 인가받는 N채널 트랜지스터(T1,T2)에 P채널 트랜지스터(T2)의 출력과 N채널 트랜지스터(T4)의 게이트를 공통 접속하며, N채널 트랜지스터(T3) 출력은 바이어스저항(RB)을 통하여 그라운드시키고, N채널 트랜지스터(T4) 출력을 직접 접지시켜서 된 것이다.
이와같이 구성된 종래의 정전압 바이서스 회로는 P채널 트랜지스터(T2)의 출력노드(B)인 N채널 트랜지스터(T4)의 게이트의 입력을 N채널 트랜지스터(T4)가 위크인버젼(Weak Inversion)에 있도록 설계하여 구성하였으므로 전류원으로 동작하는 P채널 트랜지스터(T1)의 출력단은 고저항이 되어 전류(I1)의 량은 거의 일정하게 된다.
따라서 P채널 트랜지스터(T1)를 통한 전류는 일정하게 되므로 공급전압(VDD)에서 출력노드(A)의 전압을 뺀 전압은 일정하게 되어 출력노드(A)에서 부하에 일정한 전압을 제공하게 된다.
그러나 이와같은 정전압 바이어스 회로는 외부변동등에 의하여 출력노드(A)의 전위가 변동하는 경우에 이의 변동을 빨리 흡수하여 제상태로 돌아오는 복원력이 약하다.
이는 전체 회로의 소모전류를 작게하는 아나로그 회로 설계시에는 특히 변동이 심하게 된다.
예컨대, 제 3a 도에 도시한 바와같이 종래의 정전압 바이오스 회로는 저항(R3)에 의해 출력노드(A)의 전류(I1)가 골종하기 때문에 공급전압(VDD)의 가변에 의해 전류(I1)의 값이 변화하게 된다. 즉, 공급전압(VDD)이 증가하면, 전류(I1)도 증가하게 되므로 출력노드(A)의 전위는 공급전압(VDD)의 변동에 의해 심하게 변동하게 된다.
또 바이어스저항(RB)을 P-웰(well)로 구성한 경우 기판전압(공급전압)에 의하여 저항치가 변하게 되는데 이는 P-웰과 기판간의 역방향 전압에 의한 공핍영역의 증가 때문이다.
또한 바이어스저항(RB)을 수백 KΩ 정도로 설계하면 P-웰 저항이 차지하는 면적이 증가되어 설계상의 문제점으로 된다.
본 고안은 상기한 점을 고려하여 출력노드(A)의 전압변동을 빨리 흡수할 수 있고 기판전압에 영향을 받지 않도록 바이어스저항(RB) 대신 선형영역에서 동작하는 N채널 트랜지스터로서 동작할 수 있게 한 것으로 도면을 참조하여 상세히 설명하면 다음과 같다.
공급전압(VDD)을 인가받고 P채널 트랜지스터(T1,T2)및 N채널 트랜지스터(T3,T4)와 바이어스저항(RB)으로 구성된 정전압 바이어스 회로에 있어서, 바이어스저항(RB)대신에 N채널 트랜지스터(TB)를 접속하며, P채널 트랜지스터(T1)출력을 게이트로 인가받음과 동시에 공급전압(VDD)을 공급받는 N채널 트랜지스터(T5)의 출력노드(D)에 N채널 트랜지스터(T6,TB)의 공통 게이트를 연결하고, 출력노드(D)에 일측이 그라운드된 N채널 트랜지스터(TB)를 연결하여서 된 것이다.
따라서 N채널 트랜지스터(T5,T6)는 소오스 폴로워로 동작하여 N채널 트랜지스터(TB)의 게이트를 구동하게 된다. 이와같이 구성된 회로에 있어서, 출력노드(D) 즉 N채널 트랜지스터(TB)의 게이트 전위를 VD라 할때 N채널 트랜지스터(TB)의 저항을 RTB라 하면 RTB=〔μnCox(Z/L)〔VD－VTX〕〕-1이 된다.
단, μn=전자의 이동도, Cox=단위면적당 게이트 캐페시턴스, (Z/L)=바이어스 트랜지스터인 N채널 트랜지스터(TB)의 사이즈, VTX=N채널 트랜지스터(TB)의 시이즈, VTN=N채널 트랜지스터(TB)의 쓰레쉬 홀드 전압이다.
따라서 바이어스저항(RB)과 N채널 트랜지스터(TB)의 저항(RTB)이 같도록 설계하면 기판전압에 관계없이 트랜지스터로서 저항 역할을 할 수 있게 된다.
그러므로 순간적으로 출력노드(A)의 전위가 상승하게 되면, 공급전압(VDD)과 출력노드(A)와의 전위차가 줄어 들게 되므로 전류(I)줄어들게 된다.
따라서 출력노드(A)의 전위가 상승하게 되면 N채널 트랜지스터(T5)의 출력노드(D) 전위도 상승하게 된다.
따라서 상기 N채널 트랜지스터(TB)의 저항(RB)은 RTB〔μnCox(Z/L)〔VD－VTX〕〕-1이므로 출력노드(D) 전압인 N채널 트랜지스터(TB)의 게이트 저압(VD)이 증가하면, 동시에 N채널 트랜지스터(TB)의 저항(RTB)은 감소하게 된다.
그에따라 본 고안에서 상승된 출력노드(A)의 전위를 원위치 시키기 위한 수단으로서 N채널 트랜지스터(TB)의 저항(RTB)을 자동으로 감소시키도록 하여 출력노드(A)의 전위를 일정하게 유지시켜 준다.
즉, 제 3b 도에 도시한 바와같이 출력노드(A)에 흐르는 전류(I)는 (VDD)의 변동에 관계없이 일정하게 되므로 출력노드(A)의 전위도 일정하게 유지된다.
물론 출력노드(A)의 전위가 하강하는 경우는 반대로 저항 (RTB)이 증가되어 출력노드(A)의 전위를 일정하게 유지시켜 준다.
따라서 본 고안은 바이어스저항(RB)을 무시하고, N채널 트랜지스터로서 그 기능을 할 수 있게 하였으므로 기판전압에 영향을 받지 않고 N채널 트랜지스터(T5)의 출력으로서 N채널 트랜지스터(TB)의 게이트를 제어하여 출력노드(A)의 전위를 일정하게 유지시켜 줄수가 있으므로 웰 저항을 사용함으로인한 기판전압 때문에 웰 저항치가 변하여 바이어스 전압이 변화되는 것을 해결할 수가 있는 것이다.

Claims (2)

  1. 공급전압(VDD)을 인가받고, 전류 소오스로 되는 P채널 트랜지스터(T1,T2)및 로드로 되는 N채널 트랜지스터(T3,T4)와 바이어스저항(RB)으로 구성되어 소오스 트랜지스터의 공통 게이트를 출력노드(A)로 하여 부하로 전류를 제공하는 정전압 바이어스 회로에 있어서, 바이오스저항(RB) 대신에 N채널 트랜지스터(TB)를 접속하며, P채널 트랜지스터(T1)의 출력을 게이트로 인가받음과 동시에 공급전압(VDD)을 공급받는 N채널 트랜지스터(T5)의 출력노드(D)에 N채널 트랜지스터(T6,TB)의 공통 게이트를 연결하고, 상기 출력노드(D)에 일측이 그라운드된 N채널 트랜지스터(T6)를 연결하여 출력노드(A)로서 부하에 일정전압을 제공함을 특징으로 하는 정전압 바이어스 회로.
  2. 상기 제 1 항에 있어서, N채널 트랜지스터(T5,T6,TB)를 바이폴라 트랜지스터를 사용하여 구성한 정전압 바이어스 회로.
KR2019870024333U 1987-12-31 1987-12-31 정전압 바이어스 회로 KR910003920Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870024333U KR910003920Y1 (ko) 1987-12-31 1987-12-31 정전압 바이어스 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870024333U KR910003920Y1 (ko) 1987-12-31 1987-12-31 정전압 바이어스 회로

Publications (2)

Publication Number Publication Date
KR890014159U KR890014159U (ko) 1989-08-10
KR910003920Y1 true KR910003920Y1 (ko) 1991-06-08

Family

ID=19271229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870024333U KR910003920Y1 (ko) 1987-12-31 1987-12-31 정전압 바이어스 회로

Country Status (1)

Country Link
KR (1) KR910003920Y1 (ko)

Also Published As

Publication number Publication date
KR890014159U (ko) 1989-08-10

Similar Documents

Publication Publication Date Title
US5525897A (en) Transistor circuit for use in a voltage to current converter circuit
US5266887A (en) Bidirectional voltage to current converter
US4584491A (en) TTL to CMOS input buffer circuit for minimizing power consumption
CA1167116A (en) High speed cmos comparator circuit
EP0747800A1 (en) Circuit for providing a bias voltage compensated for P-channel transistor variations
US5886556A (en) Low power schmitt trigger
KR0153305B1 (ko) 전력 소모를 감소시키도록 설계된 정전원 회로를 구비한 반도체회로
US4461991A (en) Current source circuit having reduced error
KR920005356B1 (ko) 출력회로
KR930020850A (ko) 레벨 변환회로
JPH0693615B2 (ja) ドライバ回路
KR920017239A (ko) 기판의 바이어스전압 발생기용 조정회로
EP1100200B1 (en) Analog switch including two complementary MOS field-effect transistors
US4649292A (en) CMOS power-on detecting circuit
US5252909A (en) Constant-voltage generating circuit
US4211985A (en) Crystal oscillator using a class B complementary MIS amplifier
KR910003920Y1 (ko) 정전압 바이어스 회로
KR950016002A (ko) 3치 입력 버퍼 회로
US5339045A (en) Comparator start-up arrangement
KR960039637A (ko) 집적 버퍼회로
KR20010042440A (ko) 전류 보상 바이어스 발생기 및 그 제공 방법
KR100221612B1 (ko) 씨엠오에스 출력버퍼의 바이어스 조정 회로
KR100243263B1 (ko) Rc 오실레이터용 슈미트트리거 회로
KR920002672B1 (ko) 전류스위치회로
JPH11112247A (ja) 出力バッファ回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: TRIAL NUMBER: 1990201000563; APPEAL AGAINST DECISION TO DECLINE REFUSAL

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010508

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee