Claims (10)
프로세서와 상기 프로세서의 동작 프로그램을 유지하는 프로그램 메모리를 하나의 반도체 기판에 포함하고 있는 데이터 처리 장치에 있어서, 상기 프로그램 메모리에 저장되어 있는 명령중 외부로의 출력을 허용하는 것으로써 지정된 특정명령이 부여된 어드레스 정보에 따라서 리드될때에, 상기 지정된 특정 명령에 따라서 상기 특정 명령의 외부로의 출력을 지시하는 외부출력 제어신호를 생성하기 위한 제어신호 생성수단과 상기 프로그램 메모리의 출력측에 마련되고, 상기 외부 출력 제어신호에 따라서 상기 특정명령을 외부로 출력하도록 출력을 제어하기 위한 출력제어 수단을 포함하는 데이터 처리 장치.A data processing apparatus including a processor and a program memory for holding an operating program of the processor on a single semiconductor substrate, wherein the specified specific instruction is given by allowing an output to the outside of the instructions stored in the program memory. And a control signal generating means for generating an external output control signal for instructing output to the outside of the specific command in accordance with the designated specific command when read in accordance with the specified address information, and provided on the output side of the program memory. And output control means for controlling the output to output the specific command to the outside in accordance with an output control signal.
특허청구 범위 제 1항에 있어서, 상기 프로세서는 상기 어드레스 정보를 생성하기 위한 어드레스 생성수단을 포함하고, 상기 제어신호 생성수단은 상기 특정명령의 외부 출력 지시의 설정이 선택 가능하게 된 디코더로 구성되고, 상기 특정명령을 디코드하는 것에 의해 상기 프로세서에서 출력된 데이터 버스 제어신호에 따라 상기 외부 출력 제어신호를 생성하는 데이터 처리 장치.The apparatus of claim 1, wherein the processor includes an address generating means for generating the address information, and the control signal generating means is configured with a decoder in which setting of an external output instruction of the specific command is selectable; And generating the external output control signal according to a data bus control signal output from the processor by decoding the specific command.
특허청구 범위 제 1항에 있어서, 상기 제어신호 생성수단은 리라이트 가능한 불휘발성 소자에 의해서 바라는 논리를 구성하는 프로그래머블 로직 디바이스를 포함하고, 상기 프로그램 메모리에서 리드되는 명령 또는 프로그램을 리드하기 위한 어드레스 정보를 상기 프로그래머블 로직 디바이스의 프로그램 상태에 따라서 디코드해서 상기 외부 출력 제어신호를 생성하는 데이터 처리 장치.The apparatus of claim 1, wherein the control signal generating means comprises a programmable logic device constituting logic desired by a rewritable nonvolatile element, and address information for reading a command or a program read from the program memory. Decoding the signal according to the program state of the programmable logic device to generate the external output control signal.
프로세서와 상기 프로세서의 동작 프로그램을 유지하는 프로그램 메모리를 하나의 반도체 기판에 포함하고 있는 데이터 처리 장치에 있어서, 상기 프로그램 메모리에 저장되어 있는 명령중 외부 출력을 허용하는 것으로써 지정된 특정명령의 리드 어드레스 정보가 상기 프로그램 메모리에 부여될때에, 상기 어드레스 정보에 따라서 상기 특정명령의 외부출력을 지시하는 외부 출력 제어신호를 생성하기 위한 제어신호 생성수단, 상기 프로그램 메모리의 출력측에 배치되고 상기 외부 출력 제어신호에 따라서 상기 특정 명령의 외부 출력을 가능하게 하도록 출력을 제어하기 위한 출력 제어수단을 포함하는 데이터 처리 장치.A data processing apparatus including a processor and a program memory for holding an operating program of the processor on a single semiconductor substrate, comprising: read address information of a specific instruction designated by allowing an external output among instructions stored in the program memory; Control signal generating means for generating an external output control signal for instructing an external output of the specific command according to the address information when is given to the program memory, disposed on an output side of the program memory and connected to the external output control signal. And an output control means for controlling an output to enable an external output of the specific command.
특허청구 범위 제 4항에 있어서, 상기 제어신호 생성수단은 리라이트 가능한 불휘발성 메모리 소자에 의해서 바라는 논리를 구성하는 프로그래머블 로직 디바이스를 포함하고, 상기 프로그램 메모리에서 리드되는 명령과 프로그램을 리드하기 위한 어드레스 정보의 1개를 그 프로그래머블 로직 디바이스의 프로그램 상태에 따라서 디코드하는 것에 의해 상기 외부 출력 제어신호를 생성하는 데이터 처리 장치.5. The apparatus according to claim 4, wherein said control signal generating means includes a programmable logic device constituting a logic desired by a rewritable nonvolatile memory element, wherein said control signal generating means comprises: an address read from said program memory and an address for reading a program; And a data processing device for generating said external output control signal by decoding one piece of information in accordance with the program state of said programmable logic device.
특허청구 범위 제 4항에 있어서, 상기 프로세서는 상기 어드레스 정보를 생성하고 상기 프로그램 메모리에 공급하기 위한 어드레스 생성수단을 포함하는 데이터 처리 장치.5. The data processing apparatus of claim 4, wherein the processor includes address generating means for generating the address information and supplying the address information to the program memory.
특허청구 범위 제 4항에 있어서, 상기 제어신호 생성수단은 상기 특정명령의 리드 어드레스 정보를 디코드하는 것에 의해 상기 프로세서에서 출력된 데이터 버스 제어신호에 따라 상기 외부 출력 제어 신호를 생성하는 데이터 처리 장치.5. The data processing apparatus according to claim 4, wherein the control signal generating means generates the external output control signal in accordance with a data bus control signal output from the processor by decoding the read address information of the specific instruction.
중앙 처리 장치(CPU)와 상기 CPU의 동작 프로그램을 유지하는 프로그램 메모리를 하나의 반도체 기판에 포함하고 있는 데이터 프로세서의 조합체에 있어서, 상기 데이터 프로세서는 상기 프로그램 메모리에 저장되어 있는 명령중 외부로의 출력을 허용하는 것으로써 지정된 특정명령이 상기 CPU에서의 어드레스 정보에 의해서 리드될때에, 상기 특정명령의 리드 어드레스 정보 또는 상기 프로그램 메모리에서의 상기 특정명령에 따라서 그 명령의 외부로의 출력을 허용하는 지시신호를 생성하기 위한 제어신호 생성수단과 상기 제어신호 생성수단에서의 지시신호에 응답해서 상기 프로그램 메모리에서 리드된 특정명령을 외부 출력단자로 인도하기 위해 버스를 확립하기 위한 출력 제어수단을 포함하고, 상기 외부 출력단자와 결합하도록 되고, 적어도 메모리 기능 및 데이터 처리 기능을 갖으며, 상기 프로그램 메모리에서 리드된 특정명령에 따라서 데이터 처리를 실행하는 여러개의 데이터 처리 반도체 장치와의 조합을 이룬 데이터 처리 장치.In a combination of a central processing unit (CPU) and a data processor including a program memory for holding an operating program of the CPU on a semiconductor substrate, the data processor outputs to the outside of the instructions stored in the program memory. When a specific instruction specified by allowing the command is read by the address information in the CPU, an instruction to allow output to the outside of the instruction according to the read address information of the specific instruction or the specific instruction in the program memory. Control signal generating means for generating a signal and output control means for establishing a bus for guiding a specific command read from said program memory to an external output terminal in response to an instruction signal from said control signal generating means, And coupled to the external output terminal, at least A data processing device having a memory function and a data processing function, and having a combination with a plurality of data processing semiconductor devices for performing data processing according to a specific instruction read from the program memory.
중앙 처리 장치(CPU)와 상기 CPU의 동작 프로그램 데이타를 유지하는 프로그램 메모리, 상기 메모리에서 리드된 프로그램 데이터를 외부에 출력하는 제어를 실행하는 출력 제어회로, 상기 출력 제어회로를 제어하기 위한 지시신호 생성회로로써 상기 프로그램 메모리에서의 출력을 미리 설정된 논리에 따라 디코드하여 외부 출력의 허가여부를 지시하는 지시신호를 생성하는 신호생성 회로를 하나의 반도체 기판에 포함하고 있는 데이터 처리 장치와 상기 출력 제어 회로의 출력측에 접속하도록된 데이터 처리 기능을 갖는 외부 주변 장치와의 조합체를 동작시키는 방법에 있어서, 상기 외부 주변 장치에서 상기 CPU로 인터럽트 요구를 발생하는 스텝, 상기 CPU에 의해 미리 지정된 특정명령에 인터럽트 요구가 해당하면 데이터 버스 제어신호를 상기 신호 생성회로에 공급함과 동시에 인터럽트 요구에 대응하는 리드 지시를 상기 프로그램 메모리에 공급하는 스텝, 상기 신호 생성회로에 의해 상기 프로그램 메모리에서의 특정명령을 디코드하여 그 디코드 결과와 상기 데이터 버스 제어신호에 따라서 외부 출력의 허용을 지시하는 신호를 생성하는 스텝, 상기 생성된 허용 지시신호에 응답해서 상기 리드된 프로그램 데이터를 상기 출력 제어회로에 의해서 상기 외부 주변장치에 공급하는 스텝과 상기 공급된 프로그램 데이터에 따라서 상기 외부 주변장치의 데이터 처리 동작을 실행하는 스텝을 포함하는 데이터 처리 장치와 외부 주변장치의 조합체를 동작시키는 방법.A program memory for holding the operating program data of the CPU and the CPU, an output control circuit for executing a control for outputting the program data read from the memory to the outside, and generating an instruction signal for controlling the output control circuit. And a signal generation circuit on a semiconductor substrate that decodes the output from the program memory according to a predetermined logic to generate an indication signal indicative of permission of an external output. A method of operating a combination with an external peripheral device having a data processing function adapted to be connected to an output side, the method comprising: generating an interrupt request from the external peripheral device to the CPU, interrupt request being applied to a specific instruction previously designated by the CPU; If applicable, the data bus control signal And supplying a read instruction corresponding to an interrupt request to the program memory while supplying it to the circuit, and deciding a specific command in the program memory by the signal generating circuit and externally in accordance with the decode result and the data bus control signal. Generating a signal indicative of permission of an output, supplying the read program data to the external peripheral device by the output control circuit in response to the generated permission indication signal and in accordance with the supplied program data; A method of operating a combination of a data processing device and an external peripheral device comprising the step of executing a data processing operation of the external peripheral device.
프로그램에 따라서 데이터 처리를 실행하는 중앙처리 장치와 마이크로 컴퓨터에서 마이크로 컴퓨터의 외부에 출력하도록 특정명령을 허가하기 위해서 상기 프로그램을 구성하는 여러개의 명령을 저장하는 프로그램 메모리를 포함하는 단일칩 마이크로 컴퓨터를 설정하기 위한 방법에 있어서, 상기 마이크로 컴퓨터를 프로그램 모드로 하는 스텝, 상기 마이크로 컴퓨터에서 상기 마이크로 컴퓨터의 외부에 출력하도록 특정명령을 허가하기 위해서 상기 마이크로 컴퓨터 데이터를 마련하는 스텝, 상기 데이터를 상기 마이크로 컴퓨터내의저장 성분으로 프로그래밍하는 스텝과 상기 마이크로 컴퓨터 데이터를 상기 프로그램 모드에서 삭제하는 스텝을 포함하는 데이터 처리 방법.Setting up a single-chip microcomputer comprising a central processing unit that executes data processing in accordance with a program and a program memory for storing a plurality of instructions constituting the program to permit specific instructions to be output from the microcomputer to the outside of the microcomputer. A method for performing the above method, comprising: placing the microcomputer in a program mode; providing the microcomputer data to permit a specific command to be output from the microcomputer to the outside of the microcomputer; Programming to a storage component and deleting the microcomputer data in the program mode.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.