KR910001273B1 - Cash register - Google Patents

Cash register Download PDF

Info

Publication number
KR910001273B1
KR910001273B1 KR1019870015293A KR870015293A KR910001273B1 KR 910001273 B1 KR910001273 B1 KR 910001273B1 KR 1019870015293 A KR1019870015293 A KR 1019870015293A KR 870015293 A KR870015293 A KR 870015293A KR 910001273 B1 KR910001273 B1 KR 910001273B1
Authority
KR
South Korea
Prior art keywords
mode
input
scan signal
input terminal
cpu
Prior art date
Application number
KR1019870015293A
Other languages
Korean (ko)
Other versions
KR890010778A (en
Inventor
오세광
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR1019870015293A priority Critical patent/KR910001273B1/en
Publication of KR890010778A publication Critical patent/KR890010778A/en
Application granted granted Critical
Publication of KR910001273B1 publication Critical patent/KR910001273B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07G—REGISTERING THE RECEIPT OF CASH, VALUABLES, OR TOKENS
    • G07G1/00—Cash registers
    • G07G1/12—Cash registers electronically operated
    • G07G1/14—Systems including one or more distant stations co-operating with a central processing unit
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07G—REGISTERING THE RECEIPT OF CASH, VALUABLES, OR TOKENS
    • G07G1/00—Cash registers
    • G07G1/0009—Details of the software in the checkout register, electronic cash register [ECR] or point of sale terminal [POS]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Input From Keyboards Or The Like (AREA)

Abstract

The method recognizes fault of mode selection key as registration mode so that registration is executed at the cost of fault of mode selection key. The circuit includes a mode selection key (20-2) for selecting mode by selecting the path of mode scan signal of a CPU by operator's choice, a buffer (70) for transmitting mode scan signal to the CPU, and a key scan controller (80) for controlling the buffer by key scan address of the CPU.

Description

금전등록기의 모드선택키 고장시에도 등록업무를 수행할 수 있는 제어방법Control method to perform registration work even if the mode selection key of the cash register fails

제1도는 금전등록기의 회로도.1 is a circuit diagram of a cash register.

제2도는 키보드의 구성도.2 is a block diagram of a keyboard.

제3도는 본 발명의 회로도.3 is a circuit diagram of the present invention.

제4도는 본 발명의 흐름도.4 is a flow chart of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

10 : CPU 20-2 : 모드선택키10: CPU 20-2: Mode selection key

70 : 버퍼 80 : 키스캔제어부70: buffer 80: kisscan control unit

R1-R4 : 저항R1-R4: Resistance

본 발명은 금전등록기의 제어방법에 관한 것으로, 특히 모드선택키 고장시를 등록모드로 인지하여 등록업무를 수행할 수 있도록 제어하는 방법에 관한 것이다.The present invention relates to a control method of a cash register. More particularly, the present invention relates to a method of controlling a registration operation by recognizing a failure of a mode selection key as a registration mode.

일반적으로 금전등록기는 거래상태 및 거래실적등을 관리하는 시스템으로서 제1도와 같이 각종 키로 구성되어 거래상태를 입력하는 키보드(20)와, 시스템을 제어처리하는 중앙처리장치(이하 CPU라하) (10)와, 프로그램과 거래상태 및 거래실적을 저장하는 메모리(30)와, 거래상태 및 거래실적을 나타내는 표시기(40)와, 거래상태 및 거래실적을 출력하는 프린터(50)와, 상기 CPU(10)의 어드레스로 메모리(30) 및 표시기(40)와 프린터(50)를 제어하는 제어부(60)로 구성하여 하기와 같이 동작하는대 CPU(10)는 키보드(20)를 통해 입력되는 거래실적 및 거래상태를 메모리(3)에 기록되어 있는 프로그램에 의해 상기 거래실적 및 거래상태를 상기 메모리(30)에 저장하며 표시기(40)에 거래내용을 표시하거나 프린터(50)를 통해 프린트 출력한다.In general, a cash register is a system for managing transaction status and performance, and is composed of various keys as shown in FIG. 1 to input a transaction status, and a central processing unit for controlling the system (hereinafter referred to as CPU) (10). ), A memory 30 for storing a program and a transaction state and a transaction record, an indicator 40 for indicating a transaction state and a transaction record, a printer 50 for outputting a transaction state and a transaction record, and the CPU 10 The memory 10, the display unit 40, and the control unit 60 controlling the printer 50 at the address of FIG. 2 operate as follows, and the CPU 10 performs the transaction results and transactions inputted through the keyboard 20. The transaction record and the transaction state are stored in the memory 30 by a program recorded in the memory 3 and the transaction contents are displayed on the display 40 or printed out through the printer 50.

이때 제어부(60)는 CPU(10)가 메모리(20)를 억세스하기 위해 출력하는 어드레스를 입력하여 상기 메모리(30) 및 표시기(40)와 프린터를 제어한다.At this time, the controller 60 inputs an address output by the CPU 10 to access the memory 20 to control the memory 30, the display 40, and the printer.

그러나 제2도와 같이 구성된 상기 금전등록기의 키보드(20)중 모드선택기(20-2)는 각 모드지정 접점의 선택상태에 따라 전기적으로 하이(High) 또는 로우(Low)상태를 나타내도록 하는 구조로서 등록모드의 선택하였을시에도 하이 또는 로우 논리상태의 전기적신호에 의하여 그 선택상태를 지정하도록 하는 회로구조로 되어 있어 접점불량이나 접점파손으로 인한 모드선택키(20-2)의 고장시에 해당모드가 선택되어도 이를 전기적신호로 CPU(10)에 전달할 수가 없으며 또한 상기 전기적신호를 전달하는 배선의 단선 콘넥터의 불량시에도 상기 전기전신호의 전달을 할 수 없게 됨으로서 모드선택키(20-2)의 수리이전까지 거래상태 및 거래실적의 등록작업을 할 수 없었다.However, the mode selector 20-2 of the keyboard 20 of the cash register configured as shown in FIG. 2 is configured to electrically display a high or low state according to the selection state of each mode designation contact. Even when the registration mode is selected, it has a circuit structure to designate the selection state by an electrical signal of high or low logic state, so that the corresponding mode in case of failure of the mode selection key 20-2 due to contact failure or contact breakage. Even if is selected, it cannot be transmitted to the CPU 10 as an electric signal, and the electric signal cannot be transmitted even when the disconnection connector of the wire which transmits the electric signal cannot be transmitted. Until the repair, it was not possible to register the transaction status and results.

따라서 본 발명의 목적은 어떠한 모드선택 신호도 발생되지 않는 모드선택키 고장시를 등록모드로 인식하여 모드선택키 고장시에도 등록업무 만큼은 수행할 수 있도록 제어하는 방법을 제공함에 있다.Accordingly, it is an object of the present invention to provide a method of controlling a mode selection key failure in which no mode selection signal is generated as a registration mode and performing a registration service even when a mode selection key failure occurs.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제3도는 본 발명의 회로도로서 본 회로를 제어처리하는 중앙처리장치(이하 CPU라함) (10)와, 운용자의 조작에 따라 상기 CPU(10)의 모드스캔 신호의 통로로 조정함으로 모드를 선택하는 모드선택키(20-2)와, 상기 모드선택 키(20-2)의 모드스캔 신호를 상기 CPU(10)로 전송하는 버퍼(70)와, 상기 CPU(10)의 키스캔 어드레스로 상기 버퍼(70)를 제어하는 키스캔 제어부(80)로 구성되며 제4도는 본 발명의 흐름도로서 CPU(10)는 모드스캔 신호를 발생한후 키스캔 어드레스를 발생하여 버퍼(70)를 통해 모드선택키(20-2)를 거쳐 피드백되는 모드스캔신호가 제1입력단자(D0)로 입력되었는가 검사하는 제1과정과, 상기 제1과정에서 모드스캔 신호가 제1입력단자(D0)로 입력되었을시 프로그램모드로 전환하는 제2과정과, 상기 제1과정에서 모드스캔 신호가 제1입력단자로(D0)로 입력되지 않았을시 제2입력단자(D1)로 입력되었는가 검사하는 제3과정과, 상기 제3과정에서 모드스캔 신호가 제2입력단자(D1)로 입력되었을시 점검모드로 전환하는 제4과정과, 상기 제3과정에서 모드스캔 신호가 제2입력단자(D1)로 입력되지 않았을시 제3입력단자(D2)로 입력되었는가 검사하는 제5과정과, 상기 제5과정에서 모드스캔 신호가 제3입력단자(D2)로 입력되었을시 정산모드로 전환하는 제6과정과, 상기 제5과정에서 모드스캔 신호가 제3입력단자(D2)로 입력되지 않았을시 제4입력단자(D3)로 입력되었는가 검사하는 제7과정과, 상기 제7과정에서 제4입력단자(D3)로 모드스캔 신호가 입력되지 않았을시 등록모드로 전환하는 제8과정과, 상기 제7과정에서 제4입력단자(D3)로 모드스캔 신호가 입력되었을시 운용정지 모드로 제1과정으로 리턴하는 제9과정으로 이루어진다.3 is a circuit diagram of the present invention, in which a mode is selected by adjusting a mode processing signal (CPU) 10 of a central processing unit (hereinafter referred to as CPU) for controlling the circuit and controlling the mode scan signal of the CPU 10 according to an operator's operation. A buffer 70 for transmitting a mode selection key 20-2, a mode scan signal of the mode selection key 20-2 to the CPU 10, and a buffer at a kisscan address of the CPU 10. The key scan control unit 80 controls the 70 and FIG. 4 is a flowchart of the present invention. The CPU 10 generates a key scan address after generating a mode scan signal and generates a key select address through the buffer 70. A first step of checking whether the mode scan signal fed back through 20-2) is inputted to the first input terminal D0; and a program when the mode scan signal is inputted to the first input terminal D0 in the first step. A second process of switching to the mode, and the mode scan signal is input to the first input terminal (D0) in the first process. And a third process of checking whether the input mode is input to the second input terminal D1, a fourth process of switching to a check mode when the mode scan signal is input to the second input terminal D1 in the third process, and A fifth step of checking whether the mode scan signal is input to the third input terminal D2 when the mode scan signal is not input to the second input terminal D1 in the third step; and in the fifth step, the mode scan signal is input to the third input terminal. A sixth step of switching to the settlement mode when inputted to (D2); and checking whether the mode scan signal is inputted to the fourth input terminal (D3) when the mode scan signal is not inputted to the third input terminal (D2) in the fifth step; A seventh process, an eighth process of switching to a registration mode when a mode scan signal is not input to the fourth input terminal D3 in the seventh process, and a mode of the fourth input terminal D3 in the seventh process. When the scan signal is input, the ninth step of returning to the first step of the operation stop mode Lose.

따라서 상기 제3도와 제4도를 참조하여 본 고안을 상세히 설명한다. 금전등록기에 전원이 온(ON)되면 CPU(10)는 현재선택된 운용모드가 어느모드인가를 확인하기 위하여 로우 논리상태의 모드스캔 신호를 발생 라인(9)을 통해 모드선택키(20-2)로 출력함과 동시에 키스캔 어드레스를 발생 키스캔제어부(80)로 출력하여 키스캔제어부(80)로 하여금 버퍼(70)를 인에이블(Enable) 시킴으로 이때 모드선택키(20-2)에 인가된 모드선택 신호가 모드선택키(20-2)의 임의의 접점을 거쳐 버퍼(70)를 통해 어느 입력단자로 피드백 되었는가를 인지하여 모드선택키(20-2)의 선택모드를 인식하게 된다.Therefore, the present invention will be described in detail with reference to FIGS. 3 and 4. When the cash register is powered on, the CPU 10 generates a mode scan signal in a low logic state through the generation line 9 to determine which mode is the currently selected operation mode. And outputs the kisscan address to the generated kisscan control unit 80 to enable the kisscan control unit 80 to enable the buffer 70 and to be applied to the mode selection key 20-2. It recognizes which input terminal the mode selection signal is fed back through the buffer 70 through any contact point of the mode selection key 20-2 to recognize the selection mode of the mode selection key 20-2.

상기 버퍼(70)가 인에이블되지 않은 상태에서 CPU(10)의 제1-4입력단자(D0-D3)는 저항(R1-R4)을 통해 인가되는 제1전원(VCC)에 의해 하이논리상태로 유지하고 있으며 버퍼(70)가 인에이블되면 상기 모드선택키(20-2)가 지정하는 라인(5-8)상에 인가되는 로우 논리상태의 모드스캔 신호에 의해 로우 논리상태를 입력하게되어 상기 로우 논리상태의 모드스캔 신호를 입력하게 된다.When the buffer 70 is not enabled, the first to fourth input terminals D0-D3 of the CPU 10 are in a high logic state by the first power supply VCC applied through the resistors R1-R4. When the buffer 70 is enabled, the low logic state is inputted by the mode scan signal of the low logic state applied on the line 5-8 designated by the mode selection key 20-2. The mode scan signal in the low logic state is input.

그러면 본 발명의 동작을 제4도의 흐름도와 결부시켜 설명하면 CPU(10)는 A단계에서 로우 논리상태의 모드스캔 신호를 발생 모드선택키(20-2)로 출력한후 B단계에서 키스캔 어드레스를 발생 키스캔제어부(80)로 출력하여 키스캔제어부(80)로 하여금 버퍼(70)를 인에이블 시키며 C단계에서 모드선택키(20-2)와 라인(5), 버퍼(70), 라인(1)을 거쳐 제1입력단자(D0)에 상기 모드스캔 신호가 인가되었는가를 검사하여 제1입력단자(D0)가 로우 논리상태로 모드스캔 신호가 입력되었을시에는 D단계에서 프로그램모드로 전환한다.Next, the operation of the present invention will be described with reference to the flowchart of FIG. 4. The CPU 10 outputs a mode scan signal in a low logic state to the generation mode selection key 20-2 in step A, and then, in step B, the kiss scan address is generated. Is output to the generated kisscan control unit 80 to enable the kisscan control unit 80 to enable the buffer 70, and in step C, the mode selection key 20-2, line 5, buffer 70, and line It is checked whether the mode scan signal is applied to the first input terminal D0 through (1). When the mode scan signal is inputted with the low logic state of the first input terminal D0, the program mode is switched to the program mode in step D. do.

상기 C단계에서 제1입력단자(D0)가 하이 논리상태를 유지하고 있어 모드스캔 신호가 인가되지 않았을시 E단계에서 제2입력단자(D1)에 로우 논리상태인 모드스캔 신호가 인가되었는가 검사하여 로우 논리상태로 모드스캔 신호가 인가되었을시에는 F단계에서 점검모드로 전환한다.When the mode scan signal is not applied because the first input terminal D0 maintains a high logic state in step C, it is checked whether the mode scan signal having a low logic state is applied to the second input terminal D1 in step E. When the mode scan signal is applied in the low logic state, the mode transitions to the check mode.

이때 상기 제E단계에서 제2입력단자(D1)가 하이 논리상태를 유지하는 모드스캔 신호가 인가되지 않았을시 CPU(10)는 G단계에서 제3 입력단자(D2)에 로우 논리상태인 모드스캔 신호가 인가되었는가 검사하여 로우 논리상태로 모드스캔 신호가 인가되었을시에는 H단계인 정산모드로 전환한다.At this time, when the mode scan signal in which the second input terminal D1 maintains the high logic state is not applied in step E, the CPU 10 scans the mode in the low logic state to the third input terminal D2 in step G. When the mode scan signal is applied to the low logic state, the signal is switched to the settlement mode in the H stage.

상기와 반대로 G단계에서 제3 입력단자(D0)에 하이 논리상태로 유지되어 모드스캔 신호가 나타나지 않았을시 I단계에서 제4입력단자(D3)에 로우 논리상태인 모드스캔 신호가 인가되었는가 검사하는데 이때 제4입력단자(D3)가 하이 논리상태를 유지 모드스캔 신호가 인가되지 않았을시 J단계인 등록모드로 전환한다.In contrast to the above, when the mode scan signal is not displayed because the high level state is maintained at the third input terminal D0 in step G, it is checked whether the mode scan signal having the low logic state is applied to the fourth input terminal D3 in step I. At this time, the fourth input terminal D3 switches to the register mode in step J when the sustain mode scan signal is not applied.

그러나 상기 I단계에서 제4입력단자(D3)가 로우 논리상태를 유지하는 모드스캔 신호를 입력했을 경우 운용정지 모드로서 A단계로 리턴하게 된다.However, when the fourth input terminal D3 inputs the mode scan signal maintaining the low logic state in step I, it returns to step A as the operation stop mode.

상기 제3도 흐름도에서와 같이 등록모드를 모드스캔 신호가 제1-4입력단자(D0-D3)중 어느 입력단자에도 인가되지 않는 경우로 지정함으로서 모드선택키(20-2)의 고장시 CPU(10)는 등록모드로 인식하게 된다.As shown in the flowchart of FIG. 3, when the mode scan signal is not applied to any one of the first to fourth input terminals D0-D3, the registration mode is designated as a CPU in case of failure of the mode selection key 20-2. 10 is recognized as the registration mode.

상술한 바와같이 본 발명은 모드선택키의 장시간 사용 또는 기타요인에 의한 접점불량, 회로단선등의 요인으로 등록모드 지정을 할 수 없을시 이를 수리하기 전까지 등록작업을 하지 못하게 되는 결점을 방지할 수 있는 이점이 있다.As described above, the present invention can prevent the defect that the registration operation cannot be performed until the registration mode can not be specified due to long time use of the mode selection key or other factors such as contact failure or circuit break. There is an advantage to that.

Claims (1)

금전등록기의 제어방법에 있어서, CPU(10)는 모드스캔 신호를 발생한후 키스캔 어드레스를 발생하여 버퍼(70)를 통해 모드선택키(20-2)를 거쳐 피드백되는 모드스캔 신호가 제1입력단자(D0)로 입력되었는가 검사하는 제1과정과, 상기 제1과정에서 모드스캔 신호가 제1입력단자(D0)로 입력되었을시 프로그램모드로 전환하는 제2과정과, 상기 제1과정에서 모드스캔신호가 제1입력단자(D0)로 입력되지 않았을시 제2 입력단자(D1)로 입력되었는가 검사하는 제3과정과, 상기 제3과정에서 모드스캔 신호가 제2입력단자(D1)로 입력되었을시 점검모드로 전환하는 제4과정과, 상기 제3과정에서 모드스캔 신호가 제2입력단자(D1)로 입력되지 않았을시 제3입력단자(D2)로 입력되었는가 검사하는 제5과정과, 상기 제5과정에서 모드스캔 신호가 제3입력단자(D2)로 입력되었을시 정산모드로 전환하는 제6과정과, 상기 제5과정에서 모드스캔 신호가 제3입력단자(D2)로 입력되지 않았을시 제4입력단자(D3)로 입력되었는가 검사하는 제7과정과, 상기 제7과정에서 제4입력단자(D3)로 모드스캔 신호가 입력되지 않았을시 등록모드로 전환하는 제8과정과, 상기 제7과정에서 제4입력단자(D3)로 모드스캔 신호가 입력되었을시 운용정지 모드로 제1과정으로 리턴하는 제9과정으로 이루어짐을 특징으로 하는 금전등록기의 모드선택키 고장시에도 등록업무를 수행할 수 있는 제어방법.In the control method of the cash register, the CPU 10 generates a mode scan signal, generates a kiss scan address, and the mode scan signal fed back through the mode selection key 20-2 through the buffer 70 is input to the first input. A first step of checking whether the input signal is input to the terminal D0, a second step of switching to a program mode when the mode scan signal is input to the first input terminal D0 in the first step, and a mode in the first step A third step of checking whether the scan signal is input to the second input terminal D1 when the scan signal is not input to the first input terminal D0; and the mode scan signal is input to the second input terminal D1 in the third step. A fourth process of switching to the check mode when the controller is in the check mode; and a fifth process of checking whether the mode scan signal is input to the third input terminal D2 when the mode scan signal is not input to the second input terminal D1 in the third process; When the mode scan signal is input to the third input terminal D2 in the fifth process A sixth process of switching to a mode; and a seventh process of checking whether the mode scan signal is input to the fourth input terminal D3 when the mode scan signal is not input to the third input terminal D2 in the fifth process; An eighth step of switching to the registration mode when the mode scan signal is not input to the fourth input terminal D3 in the process; and an operation stop when the mode scan signal is input to the fourth input terminal D3 in the seventh process. And a ninth step of returning to the first step in a mode.
KR1019870015293A 1987-12-30 1987-12-30 Cash register KR910001273B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870015293A KR910001273B1 (en) 1987-12-30 1987-12-30 Cash register

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870015293A KR910001273B1 (en) 1987-12-30 1987-12-30 Cash register

Publications (2)

Publication Number Publication Date
KR890010778A KR890010778A (en) 1989-08-10
KR910001273B1 true KR910001273B1 (en) 1991-02-26

Family

ID=19267604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870015293A KR910001273B1 (en) 1987-12-30 1987-12-30 Cash register

Country Status (1)

Country Link
KR (1) KR910001273B1 (en)

Also Published As

Publication number Publication date
KR890010778A (en) 1989-08-10

Similar Documents

Publication Publication Date Title
KR830008242A (en) Memory controller with inserted queuing device
EP0164421A1 (en) Programmable controller
KR910001273B1 (en) Cash register
KR100459208B1 (en) Relay operation feedback circuit of digital output board having improved reliability
KR100212193B1 (en) Space division switch course test device of full electrical switching system
KR100378593B1 (en) Double Switch Board and A method of switch board redundancy
KR960013985B1 (en) General examination device & method for switching system
SU1018062A1 (en) Device for checking wired circuits
KR200359921Y1 (en) Slave device
JPH045150B2 (en)
KR100259795B1 (en) Method and apparatus for self testing of subscriber of bus network
KR20000039688A (en) Method for providing error cause information in switching system
JPH1097303A (en) I/o switching device of sequencer
KR0179688B1 (en) Selection control circuit for triple device
KR100476555B1 (en) Card jig device for programming PC memory card
JPH0413715Y2 (en)
KR19980062150U (en) UPS operation status display device
KR970066783A (en) Duplication device and method of digital output board
US6574155B2 (en) Redundant multiplexer for a semiconductor memory configuration
KR19990026252A (en) Ring signal control device and method of exchange
JPS5994195A (en) Display testing of vending machine
JPH01101478A (en) Integrated circuit
JPH07115404A (en) No-power state holding device
JPH0662098A (en) Selection signal sending circuit for telephone system and telephone system including the same
KR19980017232A (en) Logic checking device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000127

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee