KR910001147Y1

KR910001147Y1 - 레벨 변환 회로

Info

Publication number: KR910001147Y1
Application number: KR2019870023468U
Authority: KR
Inventors: 신기호
Original assignee: 삼성전자 주식회사; 김광호
Priority date: 1987-12-29
Filing date: 1987-12-29
Publication date: 1991-02-25
Also published as: KR890015096U

Abstract

내용 없음.

Description

레벨 변환 회로

제1도는 종래의 레벨 변환 회로도.

제2도는 이 고안에 따른 레벨 변환 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

Q : 트랜지스터 R1,R2,R3,R4 : 저항

MP : P모스 MN : N모스

이 고안은 ECL(Emitter Coupled Logic)를 사용하고 있는 메모리등에서 ECL 입력수준이 써모스 입력수준으로 변환시키고자 할 경우에 필요한 레벨 변환 회로에 관한 것이다.

ECL 입력수준은 상온(25℃)에서 높은 수준이 -1.105~-0.810V이고 낮은 수준이 -1.850`1.475V 정도이다. 따라서 그 진폭의 최소값은 약 370mV 정도이므로 이를 직접 씨모스 입력으로 사용할 수 없기 때문에 기존의 회로에서는 ECL 입력을 받아들여 전류원에 연결된 P모스에 입력시킴으로써 씨모스 입력레벨을 얻고 있다.

이러한 종래의 회로를 나타낸 제1도를 살펴보면, 트랜지스터(Q1)의 동작 또는 기준전압(VR)에 의해 트랜지스터(Q2) 또는 트랜지스터(Q3)가 동작할 때 저항(R2)과 전류원(I2)에 의한 R2I2 또는 R3I2의 값에 따라 P모스(MP1) 또는 P모스(MP2)가 온,오프되는데, P모스(MP2)측이 온됐을 때 출력레벨이 완전한 전원전압(VCC)레벨에 이르지 못하게 된다.

따라서 이러한 회로로 씨모스(CMOS) 입력레벨을 얻기 위해서는 출력단에 1단 이상의 버퍼를 연결시켜 주어야 하는 문제가 있게 된다.

이 고안은 이와같은 문제점을 해결하기 위한 것으로, 원하는 출력스윙 즉, P모스의 문턱전압 정도의 스윙폭으로써 씨모스(CMOS)용 입력레벨을 얻을 수 있는 레벨 변환 회로를 제공하는 것을 목적으로 한다.

이와같은 목적을 달성시키기 위한 이 고안의 특징은, ECL 레벨 변환 회로에 있어서, 저항과 전원을 통하여 게이트측 및 소오스측이 각각 연결된 제1P모스와, 상기 저항을 통하여 게이트측이 연결되고 제1P모스의 게이트측에 소오스측이 연결되는 제2P모스와, 제1P모스의 드레인측인 출력측과 제2P모스의 드레인측 사이에 저항을 통하여 커런트제어용 제3N모스가 연결된 레벨 변환 회로에 있는 것이다.

이하, 이 고안의 실시예를 첨부도면에 따라 상세히 설명하면 다음과 같다.

제2도에 도시한 바와같이 입력신호에 의하여 스윙 동작하는 트랜지스터(Q1)의 출력측은 저항(R1)을 통하여 트랜지스터(Q2)의 베이스측에 인가되게 연결하고, 트랜지스터(Q3)의 베이스측에는 기준전압(VR)이 인가되게 연결된다. 그리고 상기 트랜지스터(Q2),(Q3)의 각 에미터를 공통으로 하여 전류원(I2)에 연결시킨 후 각각의 저항(R2),(R3)이 연결된 트랜지스터(Q2),(Q3)의 각 콜렉터에는 P모스(MP2)의 각 게이트 및 드레인과 P모스(MP2)의 게이트를 연결시킨다. 또한, 상기 P모스(MP2)의 소오스에는 저항(R4)과 N모스(MN1)의 게이트를 연결시키고, 상기 P,N모스(MP1, MN1)의 소오스와 드레인을 공통으로 하여 출력측(OUT)으로 레벨신호가 인출되도록 연결 구성한다.

이와같이 구성된 이 고안의 작용 및 효과를 설명하면 다음과 같다.

제2도의 트랜지스터(Q1)의 베이스에 ECL 스윙폭의 신호가 입력되면 트랜지스터(Q1) 및 저항(R1)을 통하여 트랜지스터(Q2)가 포화상태로 들어가지 않도록 입력레벨을 강화시키게 된다. 이때 저항(R2),(R3)에 의해 발생된 신호가 P모스(MP1),(MP2)를 제어하게 되는데, 입력레벨이 높은 상태인 경우 P모스(NP1)의 게이트에는 VDD-R2I2 전위가 인가되고 P모스(MP2)의 게이트에는 VDD전위가 그대로 인가되어 VDD-R2I2 전위가 P모스의 문턱전압과 같거나 클 경우에는 P모스(NP1)는 온되고 P모스(NP2)는 오프된다.

따라서 출력은 높은 상태로 된다.

한편, ECL 입력이 낮은 상태로 들어올 경우에는 P모스(MP1)의 게이트에 VDD 전위가 걸리게 되고 P모스(MP2)의 게이트에는 VDD-R3I2의 전위가 걸리게 되어 P모스(MP1)은 오프되고 P모스(MP2)는 온되므로 N모스(MN1)의 게이트에 VDD 전위가 전달된다.

따라서 MN1이 온되므로 출력은 낮은 전위로 된다. 즉, R2I2전위 또는 R3I2전위는 P모스의 문턱전압값 정도이면 출력단에서 씨모스의 입력레벨을 얻을 수 있게 되는 것이다.

이때 P모스(MP2)의 소오스측에 인가되는 전원(VDD)은 저항(R2)을 통하여 인가되므로 P모스(MP2)의 차단시 흐르는 전류는 누설전류를 방지할 수 있으며, 출력측(OUT)이 H레벨상태인 경우에는 전원(VDD)이 P모스(MP2)를 통하여 출력되고, L레벨상태에서는 P,N모스(MP2),(MN1)가 턴온되어 출력측(OUT)의 레벨을 보다 많이 강하시킬 수 있다.

이와같은 이 고안은 ECL 입력을 씨모스의 레벨로 변환시킬 필요가 있는 IC회로 즉 ECL 컴패터블랭이나 데이터 컨버터등에 적합하게 되는 특징이 있는 것이다.

Claims

스윙폭신호에 의하여 동작되고 에미터측에 저항(R1)을 통하여 전류원(I1)이 연결된 트랜지스터(Q1)와, 상기 저항(R1) 및 전류원(I1) 사이의 전압과 기준전압(VR)을 비교하고, 저항(R2),(R3)을 통하여 전원(VDD)이 공급되고 에미터측이 전류원(I2)과 연결된 트랜지스터(Q2),(Q3)와, 상기 저항(R2),(R3)을 통하여 레벨 변환용 MOS트랜지스터가 연결된 ECL 레벨 변환 회로에 있어서, 상기 저항(R2)과 전원(VDD)을 통하여 게이트측 및 소오스측이 각각 연결된 P모스(MP1)와, 상기 저항(R3)을 통하여 게이트축이 연결되고 P모스(MP1)의 게이트측에 소오스측이 연결되는 P모스(MP2)와, P모스(MP1)의 드레인측인 출력측(OUT)과 P모스(MP2)의 드레인측 사이에 저항(R4)을 통하여 커런트제어용 모스(MN1)가 연결된 레벨 변환 회로.