KR900702525A - 3-부분 데코더 회로 - Google Patents

3-부분 데코더 회로

Info

Publication number
KR900702525A
KR900702525A KR1019900700300A KR900700300A KR900702525A KR 900702525 A KR900702525 A KR 900702525A KR 1019900700300 A KR1019900700300 A KR 1019900700300A KR 900700300 A KR900700300 A KR 900700300A KR 900702525 A KR900702525 A KR 900702525A
Authority
KR
South Korea
Prior art keywords
data
clock
signal pulse
parameter
signal
Prior art date
Application number
KR1019900700300A
Other languages
English (en)
Inventor
아더 알랜 휘트필드
Original Assignee
존 디. 후써
이스트만 코닥 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 디. 후써, 이스트만 코닥 컴퍼니 filed Critical 존 디. 후써
Publication of KR900702525A publication Critical patent/KR900702525A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/06—Code representation, e.g. transition, for a given bit cell depending only on the information in that bit cell
    • H03M5/12—Biphase level code, e.g. split phase code, Manchester code; Biphase space or mark code, e.g. double frequency code

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Dc Digital Transmission (AREA)

Abstract

내용 없음

Description

3-부분 데코더 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1E도는 본 발명의 동작을 설명하는 신호 파형을 제공한 것이며, 제2도, 제3도 및 제4도는 본 발명의 전기회로를 도시한 것이다.

Claims (7)

  1. 연속적인 비트셀 코드 포맷에서 엔코드되어진 2진 데이타 스트림을 데코딩하는데 적합하며 엔코딩 수단이 클록정보 및 데이타 정보를 전송하는 엔코드된 신호 파형을 발생시키는 전기 회로로서, a) (ⅰ) 엔코드된 신호파형을 입력하며 상기 클록 정보를 상기 데이타 정보와 분리시키며, (ⅱ) 출력 클록 신호 펄스열 및 출력 데이타신호 펄스열을 발생시키는 분리수단, b) 상기 클록 신호 펄스 열을 입력하고 제1 및 제2클록 신호 펄스 사이에 불명료한 시간 크기인 클록 파라메타(CP)를 발생시키는 클록 타이머, c) 상기 데이타 신호 펄스 열 및 상기 클록 신호 펄스 열을 입력하며 상기 제1클록 신호 펄스의 출현으로 상기 제1클록 신호 펄스 및 제1데이타 신호 펄스사이에 불명료한 시간 크기인 데이타 파라메타를 발생시키는 데이타 타이머, d) (ⅰ) 상기 클록 파라메타(CP)를 입력하며, (ⅱ) 상기 데이타 파라메타를 입력하고, (ⅲ) 파라메타()를 발생시키며, (ⅳ) 상기 데이타 파라메타가보다 작을 경우 제1평가인 데코드된 신호를 할당하고 상기 데이타 파라메타가보다 클 경우 제2평가인 데코드된 신호를 할당하는 비교 수단을 포함하는 전기 회로.
  2. 제1항에 있어서, 상기 분리 수단은 a) 상기 클록 정보용의 엔코드된 파형을 검출하는 제1검출기, b) 상기 데이타 정보용의 엔코드된 신호 파형을 검출하도록 상기 제1검출기와 병렬로 접속되어 있는 제2검출기를 포함하는 전기 회로.
  3. 제1항에 있어서, 상기 클록 타이머는 디지탈 타이밍 회로를 포함하는 전기 회로.
  4. 제1항에 있어서, 상기 데이타 타이머는 디지탈 타이밍 회로를 포함하는 전기 회로.
  5. 제1항에 있어서, 상기 비교 수단은 상기 제1 및 제2평가인 데코드된 신호를 할당하도록 프로그램된 마이크로 프로세서를 포함하는 전기 회로.
  6. 제1항에 있어서, 상기 비교 수단은 디지탈 회로를 포함하는 전기 회로.
  7. 연속적인 비트셀 코드 포맷에서 엔코드되어진 2진 데이타 스트림을 데코딩하기에 적합하며 엔코딩 수단이 클록정보 및 데이타 정보를 전송하는 엔코드된 신호 파형을 발생시키는 전기 회로로서, 상기 전기회로는 a) (ⅰ) 상기 엔코드된 신호 파형을 입력하며 상기 클록 정보를 상기 데이타 정보와 분리시키고 (ⅱ) 출력 클록 신호 펄스 열 및 출력 데이타 신호 펄스열을 발생시키는 분리수단, b) 상기 클록 신호 펄스 열 및 상기 데이타 신호 펄스열을 입력하는 마이크로프로세서를 포함하며, 상기 마이크로프로세서는 (ⅰ) 제1 및 제2클록 신호 펄스 사이에 불명료한 시간 크기인 클록 파라메타(CP)를 발생시키고, (ⅱ) 상기 제1클록 신호 펄스 및 제1데이타 신호 펄스사이에 불명료한 시간 크기인 데이타 파라메타를 발생시키며, (ⅲ) 파라메타()를 발생시키고, (ⅳ) 상기 데이타 파라메타가보다 작을 경우 제1평가인 데이타 신호를 할당하며 상기 데이타 파라메타가보다 클 경우 제2평가인 데이타 신호를 할당하는 프로그램을 포함하는 전기 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900700300A 1988-06-14 1989-06-05 3-부분 데코더 회로 KR900702525A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US206,553 1988-06-14
US07/206,553 US4876697A (en) 1988-06-14 1988-06-14 Three-part decoder circuit
PCT/US1989/002430 WO1989012891A1 (en) 1988-06-14 1989-06-05 Three-part decoder circuit

Publications (1)

Publication Number Publication Date
KR900702525A true KR900702525A (ko) 1990-12-07

Family

ID=22766893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900700300A KR900702525A (ko) 1988-06-14 1989-06-05 3-부분 데코더 회로

Country Status (4)

Country Link
US (1) US4876697A (ko)
EP (1) EP0346774A1 (ko)
KR (1) KR900702525A (ko)
WO (1) WO1989012891A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5251235A (en) * 1988-06-14 1993-10-05 Bengt Henoch Single receiver for receiving wireless transmission of signals is for use with a serial two-conductor data bus
US5025328A (en) * 1989-03-22 1991-06-18 Eastman Kodak Company Circuit for decoding binary information
US4979189A (en) * 1989-08-18 1990-12-18 National Semiconductor Corporation Self-timing qualification channel
EP0489819B1 (en) * 1989-08-31 1993-03-31 Eastman Kodak Company Improved decoder circuit
US5420730A (en) * 1990-08-17 1995-05-30 Moon; Ronald R. Servo data recovery circuit for disk drive having digital embedded sector servo
US5438461A (en) * 1991-07-19 1995-08-01 Canon Kabushiki Kaisha Magnetic reproduction apparatus for a camera
US5204708A (en) * 1991-12-20 1993-04-20 Eastman Kodak Company Method and apparatus for magnetically communicating via a photographic filmstrip with enhanced reliability
KR0141126B1 (ko) * 1992-08-31 1998-07-15 윤종용 디지탈 기록재생시스템에 있어서 코드변환제어장치 및 방법
US5396240A (en) * 1993-09-01 1995-03-07 Maxtor Corporation Missing pulse generator for gray code decoding
US5825319A (en) * 1996-12-23 1998-10-20 Analog Devices, Inc. High speed wide bandwidth digital peak detector
US6493514B1 (en) 2001-09-04 2002-12-10 Eastman Kodak Company Method and apparatus for magnetic communication via a photographic filmstrip
US7535964B2 (en) * 2005-08-31 2009-05-19 Maxim Integrated Products, Inc. Self-clocked two-level differential signaling methods and apparatus
KR101866486B1 (ko) * 2011-01-25 2018-06-12 에스케이하이닉스 주식회사 온도 감지 회로

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1170684A (en) * 1967-01-20 1969-11-12 English Electric Co Ltd Improvements in Electrical Relays
GB1542398A (en) * 1976-05-24 1979-03-21 Secr Defence Recording data
US4357634A (en) * 1979-10-01 1982-11-02 Chung David H Encoding and decoding digital information utilizing time intervals between pulses
US4592072B1 (en) * 1982-05-07 1994-02-15 Digital Equipment Corporation Decoder for self-clocking serial data communications
US4689802A (en) * 1986-05-22 1987-08-25 Chrysler Motors Corporation Digital pulse width modulator

Also Published As

Publication number Publication date
WO1989012891A1 (en) 1989-12-28
US4876697A (en) 1989-10-24
EP0346774A1 (en) 1989-12-20

Similar Documents

Publication Publication Date Title
KR900702525A (ko) 3-부분 데코더 회로
JPS57176866A (en) Encoder of binary signal
KR940027552A (ko) 다중화 데이타 분리장치 및 방법
ATE211326T1 (de) Verfahren und vorrichtung zum kodieren oder dekodieren von signalen und aufzeichnungsmedium
US4232388A (en) Method and means for encoding and decoding digital data
DK478488D0 (da) Fremgangsmaade og/eller apparat til demodulering af et bifasesignal
EP0034036A3 (en) Encoders and decoders for cyclic block codes
US4204199A (en) Method and means for encoding and decoding digital data
ES8305546A1 (es) Metodo de conversion de informacion de imagen.
KR930022763A (ko) 채널 코드 디코더와 디코딩 방법
CA1215781A (en) Biphase signal receiver
KR890015198A (ko) 데이타 기록시스템에서의 어드레스 마크발생방법 및 그 장치
GB8910981D0 (en) Digital waveform encoder and generator
KR920702096A (ko) 2진 정보를 해독하는 회로
KR920702095A (ko) 2진 정보를 부호화하는 디지탈 회로
US4806907A (en) Apparatus and method for digital data transmission
KR920005112A (ko) 디지틀신호기록방법
EP0346776A1 (en) Three-part decoder circuit
KR890010879A (ko) 부호화장치와 그것을 사용한 자기기록시스템
EP0595379A3 (en) Method and device for using analog test signals in a digital environment.
JPS56131274A (en) Character information receiver
KR910010476A (ko) 디지탈 오디오 인터페이스의 수신데이타의 사용자 비트 검출회로
KR890010735A (ko) 라인 버퍼를 이용한 영상 부호화 장치
KR960002285A (ko) 디지탈 변조방법 및 장치
JPS57133783A (en) Slice level setting system

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid