KR900702469A - Fakeout Method and Circuit for Display - Google Patents

Fakeout Method and Circuit for Display

Info

Publication number
KR900702469A
KR900702469A KR1019900701037A KR900701037A KR900702469A KR 900702469 A KR900702469 A KR 900702469A KR 1019900701037 A KR1019900701037 A KR 1019900701037A KR 900701037 A KR900701037 A KR 900701037A KR 900702469 A KR900702469 A KR 900702469A
Authority
KR
South Korea
Prior art keywords
display
information
controller
video
main
Prior art date
Application number
KR1019900701037A
Other languages
Korean (ko)
Inventor
아룬 조하리
테쯔지 오구찌
Original Assignee
원본미기재
칩스 앤드 테크놀로지, 인코포레이티드
아스키 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 칩스 앤드 테크놀로지, 인코포레이티드, 아스키 코포레이션 filed Critical 원본미기재
Publication of KR900702469A publication Critical patent/KR900702469A/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • G06F3/1475Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels with conversion of CRT control signals to flat panel control signals, e.g. adapting the palette memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing

Abstract

내용 없음No content

Description

디스플레이를 위한 페이크아웃(fakeout)방법 및 회로Fakeout Method and Circuit for Display

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명의 1실시예에 따른 데이타 처리 시스템, 제2A, 2B도는 본 발명의 실시예에 따른 매인회로, 대체회로 및 선택회로의 배열, 제3도는 본 발명의 1실기예에 따라 타이밍 신호를 발생시키기위한 제어기 서브 시스템의 블록 다이어그램.1 is a data processing system according to an embodiment of the present invention, 2A and 2B are arrangements of a main circuit, an alternative circuit and a selection circuit according to an embodiment of the present invention, and FIG. 3 is a timing diagram according to a first embodiment of the present invention. Block diagram of the controller subsystem for generating signals.

Claims (9)

프로세서, 비디오 디스플레이 장치, 비디오 디스플레이 정보를 기억하기 위한 메모리, 디스플레이 장치에 비디오 정보를 제공하기 위해 메모리와 상호작용하고 프로세서로부터 입력을 수신하기 위한 비디오 제어기를 가진 데이타 처리 시스템에서 제어기는; 각각 메인 비디오 정보를 발생시키기 위한 다수의 메인회로, 각각 상기 메인 회로중 하나에 대응하는 기능을 갖고 대체 비디오 정보를 발생시키기 위한 상응하는 다수의 대체회로, 각각 메인 비디오 정보및 대체 비디오 정보를 수신하기 위한 다수의 선택회로 수단, 그리고 디스플레이 식별정보를 발생시키기 위해 디스플레이 장치로부터 식별신호를 수신하기 위한 수단으로 구성되어 있고, 각각의 상기 선택회로수단은 디스플레이 장치가 선택된 디스플레이일때 메인 비디오 정보를 그리고 디스프레이 장치가 상기 선택된 디스플레이와 다를때 대체 비디오 정보를 출력으로서 제공하기 위해 상기 디스플레이 식별정보에 반응하는 것을 특징으로 하는 제어기.The controller in a data processing system having a processor, a video display device, a memory for storing video display information, a video controller for interacting with the memory to provide video information to the display device and receiving input from the processor; A plurality of main circuits, each for generating main video information, each having a function corresponding to one of the main circuits, and a corresponding number of alternate circuits for generating replacement video information, respectively receiving main video information and the replacement video information; And a plurality of selection circuit means for receiving the identification signal from the display apparatus for generating display identification information, wherein each selection circuit means draws the main video information when the display apparatus is the selected display and the display apparatus. And respond to the display identification to provide alternate video information as an output when is different from the selected display. 제1항에 있어서, 대체회로중 적어도 하나의 프로그램 가능한 것을 특징으로 하는 제어기.The controller of claim 1, wherein at least one of the alternative circuits is programmable. 제1항에 있어서, 대체회로중 적어도 하나는 상기 시스템 파워업 동안 상기 프로세서에 의해 프로그램되는 것을 특징으로 하는 제어기.The controller of claim 1, wherein at least one of the alternate circuits is programmed by the processor during the system power up. 제1항에 있어서, 비디오 기능은 수평라인사이즈, 수직 라인사이즈, 블랭킹, 브링크율, 동기기능, 클럭기능중 적어도 하나를 포함하는 것을 특징으로 하는 제어기.The controller of claim 1, wherein the video function comprises at least one of horizontal line size, vertical line size, blanking, link rate, synchronization function, and clock function. 제1항에 있어서, 상기 메인회로중 적어도 하나는 레지스터를 포함하는 것을 특징으로 하는 제어기.The controller of claim 1, wherein at least one of the main circuits comprises a register. 제1항에 있어서, 상기 대체회로중 적어도 하나는 레지를 포함하는 것을 특징으로 하는 제어기.The controller of claim 1, wherein at least one of the alternative circuits comprises a ledge. 제1항에 있어서, 상기 선택된 디스플레이는 CRT이고 상기 선택된 디스플레이와 다른 것은 평판 디스플레이인 것을 특징으로 하는 제어기.2. The controller of claim 1 wherein the selected display is a CRT and the other of the selected display is a flat panel display. 제1항에 있어서, 상기 식별정보를 발생시키기 위한 회로는; 프로세서로부터 입력을 수신하고 메인 비디오 정보를 발생시키기 위하여 상기 프로세서와 결합된 메인 레지스터, 대체 비디오 정보를 발생시키기위한 상응하는 대체 레지스터 그리고 상기 메인 및 대체 레지스터와 결합하고 디스플레이 식별 정보를 발생시키기 위하여 디스플레이 장치를 확인하는 상기 프로세서로부터의 정보에 반응하는 선택회로수단을 포함하고, 상기 디스플레이 식별정보는 상기 디스플레이 장치가 상기 선택된 장치일때 상기 메인 비디오 기능 정보로 구성되고, 상기 디스플레이 장치가 상기 선택된 디스플레이와 다를때는 상기 대체 비디오 기능 정보로 구성되는 것을 특징으로 하는 제어기.The circuit of claim 1, wherein the circuitry for generating the identification information comprises: a; A display device for receiving input from a processor and generating main video information, a main register coupled with the processor, a corresponding substitute register for generating alternate video information, and a combination with the main and alternate registers and for generating display identification information. And selection circuit means for responding to information from the processor for identifying the display identification information comprising the main video function information when the display device is the selected device, and when the display device is different from the selected display. And the substitute video function information. 제1항에 있어서, 상기 처리 시스템은 다수의 가능한 디스플레이 장치와 인터페이스하고, 상기 제어기는 각각 디스플레이 장치에 상응하는 다수의 프로그래밍 테이블과, 상기 식별된 디스플레이 장치에 상응하는 상기 프로그래밍 테이블중 하나를 이네이블 하기 위해 상기 장치 식별 정보를 디코딩하기 위한 수단을 더 포함하고, 상기 프로그래밍 테이블 시스템 파워업 동안 상기 대첼레지스터를 프로그램하고, 이에 의해 상기 대체 레지스터는 상기 다수의 디스플레이 장치를 위한 대체 비디오 기능 정보를 발생시킬수 있는 것을 특징으로 하는 제어기.The system of claim 1, wherein the processing system interfaces with a number of possible display devices, and the controller enables one of a plurality of programming tables corresponding to each display device and the programming table corresponding to the identified display device. Means for decoding the device identification information to program the dacel register during the programming table system power-up, whereby the replacement register may generate replacement video function information for the plurality of display devices. There is a controller. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019900701037A 1988-09-16 1989-09-08 Fakeout Method and Circuit for Display KR900702469A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US24587488A 1988-09-16 1988-09-16
US245,874 1988-09-16
PCT/US1989/003895 WO1990003011A1 (en) 1988-09-16 1989-09-08 Fakeout method and circuitry for displays

Publications (1)

Publication Number Publication Date
KR900702469A true KR900702469A (en) 1990-12-07

Family

ID=22928448

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900701037A KR900702469A (en) 1988-09-16 1989-09-08 Fakeout Method and Circuit for Display

Country Status (2)

Country Link
KR (1) KR900702469A (en)
WO (1) WO1990003011A1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61213896A (en) * 1985-03-19 1986-09-22 株式会社 アスキ− Display controller
EP0295692B1 (en) * 1987-06-19 1994-11-23 Kabushiki Kaisha Toshiba crt/plasma display controller

Also Published As

Publication number Publication date
WO1990003011A1 (en) 1990-03-22

Similar Documents

Publication Publication Date Title
KR830009518A (en) Data Processing System for Parallel Processing
MY108527A (en) Memory cartridge having a multi-memory controller with memory bank switching capabilities and data processing apparatus
KR900015434A (en) Signal generator
KR870003431A (en) Data processing device
KR900702469A (en) Fakeout Method and Circuit for Display
KR930022863A (en) Character display
KR840003854A (en) Interchangeable interface circuitry
KR880011664A (en) Microcomputer system
JPS5787288A (en) Video signal processing device
EP0273416A2 (en) Timing signal generator for a video signal processor
KR900702500A (en) Flat panel display compensation method and circuit
JPS6147430B2 (en)
KR920004414B1 (en) Communication method between processor and coprocessor
KR910010286A (en) Video display adapter
JPS6466721A (en) Resetting circuit
KR970049315A (en) High speed counter board built with VME bus system
KR900002629A (en) Address generation circuit for zoom function
KR950007608B1 (en) On screen display handling apparatus use to ram
SU1462408A1 (en) Device for displaying information on television indicator screen
JPS54109331A (en) Character display unit
JPH0343792A (en) Character display device
JPS56153574A (en) Memory device
KR960006365A (en) Signal Multiplexing Device by Multiple Access
KR920003129A (en) Control device display method and device
JPS6429926A (en) Fifo circuit

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid