KR950007608B1 - On screen display handling apparatus use to ram - Google Patents

On screen display handling apparatus use to ram Download PDF

Info

Publication number
KR950007608B1
KR950007608B1 KR1019920023587A KR920023587A KR950007608B1 KR 950007608 B1 KR950007608 B1 KR 950007608B1 KR 1019920023587 A KR1019920023587 A KR 1019920023587A KR 920023587 A KR920023587 A KR 920023587A KR 950007608 B1 KR950007608 B1 KR 950007608B1
Authority
KR
South Korea
Prior art keywords
character
ram
data
osd
character rom
Prior art date
Application number
KR1019920023587A
Other languages
Korean (ko)
Other versions
KR940017780A (en
Inventor
백운광
배국호
Original Assignee
주식회사엘지
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사엘지, 이헌조 filed Critical 주식회사엘지
Priority to KR1019920023587A priority Critical patent/KR950007608B1/en
Publication of KR940017780A publication Critical patent/KR940017780A/en
Application granted granted Critical
Publication of KR950007608B1 publication Critical patent/KR950007608B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals
    • H04N9/641—Multi-purpose receivers, e.g. for auxiliary information

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

The equipment processes OSD (On Screen Display) data using RAM. This equipment transforms character data by choosing character ROM or character RAM and provides various kinds of OSD. The equipment comprises an OSD buffer(1), an oscillator(2), a location controller(3), a CRT controller(4), a character ROM(5), shift register(6, 7), an output circuit(8), a character RAM(9) and a choice register(10). The OSD buffer, the choice register and the CRT controller are connected to each other by bus line.

Description

램을 이용한 오 에스 디 처리장치OS Processing Unit using RAM

제1도는 종래의 오 에스 디를 수행하기 위한 블럭도.1 is a block diagram for performing a conventional OSD.

제2도는 본 발명의 오 에스 디를 수행하기 위한 블럭도.2 is a block diagram for performing OSD of the present invention.

제3도는 본 발명의 램의 구성을 설명하기 위한 것으로, (a)는 각 문자별 메모리 구성도, (b)는 1문자에 대한 데이타 구성도, (c)는 (b)의 1문자의 출력파형도.3 is for explaining the configuration of the RAM of the present invention, (a) is a memory configuration for each character, (b) is a data configuration for one character, (c) is an output of one character of (b) Waveform diagram.

제4도는 본 발명에 따른 동작흐름도.4 is a flow chart of operation according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 오 에스 디용 버퍼 2 : 발진부1: ODS Buffer 2: Oscillator

3 : 위치제어부 4 : CRT 제어부3: position controller 4: CRT controller

5 : 문자 롬 6,7 : 쉬프트 레지스터5: character ROM 6,7: shift register

8 : 출력회로 9 : 문자 램8 output circuit 9 character RAM

10 : 선택용 레지스터10: selection register

본 발명은 텔레비젼에 있어서, 램(RAM)을 이용한 오 에스 디(OSD : On Scre en Display) 처리장치에 관한 것으로 특히 오 에스 디용 데이타를 램을 이용하여 처리함으로써 보다 다양한 오 에스 디를 실시할 수 있도록 한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an On-Scre en Display (OSD) processing apparatus using RAM, and in particular, a variety of OSS can be implemented by processing data for OSD using RAM. It would be.

종래의 오 에스 디를 실시하기 위한 처리장치의 구성은 제1도에 도시된 바와같이 수평, 수직위치 레지스터, 문자색 레지스터, 문자크기 레지스터, 문자선택 레지스터로 구성되어 버스라인을 통해 들어온 입력신호에 따라 종류를 선택하는 오 에스 디용 버퍼(1)와, 발진기(OSC1)(OSC2)에 따라 발진신호를 발생하는 오 에스 디 구동용 발진부 (2)와, CPT상에서 오 에스 디 할때의 위치를 수평 및 수직동기신호를 입력받아 결정하여 해당 문자 주소를 발생하는 위치제어부(3)와, 오 에스 디의 전반적인 제어를 행하는 CRT 제어부(4)와, 상기 위치제어부(3)와 CRT 제어부(4)의 제어를 받으며 문자 데이타를 탑재한 문자 롬(5)과, 문자롬(5)의 데이타를 단어별로 읽어 1비트씩 출력하는 제1,2쉬프트 레지스터(Shift Register)(6)(7)와, 제1,2쉬프트 레지스터(6)(7)의 비트 데이타를 색신호로 출력하는 출력회로(8)를 포함하여 이루어진다.As shown in FIG. 1, a conventional processing apparatus for implementing OS is composed of a horizontal and vertical position register, a text color register, a text size register, and a text selection register, according to an input signal input through a bus line. OSD buffer (1) for selecting the type, OSD drive oscillator (2) for generating an oscillation signal according to oscillator (OSC 1 ) (OSC 2 ), and the position of OSD on CPT A position control unit 3 for receiving and determining horizontal and vertical synchronization signals to generate a corresponding character address, a CRT control unit 4 for overall control of OSD, the position control unit 3 and a CRT control unit 4 A character ROM (5) loaded with character data under control of the first and second shift registers (6) (7) for reading data of the character ROM (5) word by word and outputting one bit at a time; Color bit data of the first and second shift registers (6) (7) And an output circuit 8 for outputting a signal.

이와같이 구성된 종래 오 에스 디를 실시하기 위한 동작을 살펴보면 오 에스 디용 버퍼(1)에서 문자의 위치와 문자의 색 및 크기를 정해주고 롬(5)에 탑재된 문자의 어드레스를 선택한다.Looking at the operation for performing the conventional OSD configured as described above, the position of the character and the color and size of the character in the OSD buffer 1 is selected, and the address of the character mounted in the ROM 5 is selected.

그리고 CRT 제어부(4)에서 오 에스 디를 인에이블(enable)하면 위치제어부(3 )에서 수평동기와 수직동기에 동기되어 오 에스 디용 버퍼(1)에서 지적한 위치를 카운트한다.When the CRT control unit 4 enables the OS D, the position control unit 3 synchronizes the horizontal sync and the vertical sync to count the positions indicated by the OS buffer 1.

또한, 카운트된 위치에 문자 롬(5)을 통해 해당 문자 데이타를 읽어 제1,2쉬프트 레지스터(6)(7)를 통해 출력회로(8)에 입력시키면 출력회로(8)에서는 문자의 색과 크기에 동기시켜 R, G, B 데이타를 출력시킨다.In addition, when the character data is read through the character ROM 5 at the counted position and inputted to the output circuit 8 through the first and second shift registers 6 and 7, the output circuit 8 has the color of the character. R, G, and B data are output in synchronization with the size.

이때, 티 브이(TV)의 크로마부에서 티 브이 신호와 오 에스 디용 R, G, B 신호를 단자의 출력에 의해 스위칭시켜 CPT상에 주사시킴으로써 오 에스 디가 실시된다.At this time, the OSD is performed by scanning the TV signal and the R, G, and B signals for the OSD by the output of the terminal and scanning them on the CPT in the chroma part of the TV.

그러나, 종래에는 오 에스 디를 실시하기 위하여 문자 롬(5)에 탑재된 문자외에는 디스플레이시킬 수 없고, 많은 종류의 문자를 디스플레이 하기 위하여는 상대적으로 문자 롬(5)의 크기가 커져 원가가 상승하게 되는 결점이 있다.However, conventionally, only the characters mounted in the character ROM 5 cannot be displayed to perform OSD, and in order to display many kinds of characters, the size of the character ROM 5 is relatively increased, resulting in an increase in cost. There is a drawback.

본 발명은 이와같은 종래의 결점을 해결하기 위한 것으로 문자 롬과 문자 램중에서 하나를 선택하여 소프트웨어적으로 문자의 데이타를 바꾸어서 다양한 오 에스 디를 실시할 수 있는 장치를 제공하는데 그 목적이 있다.An object of the present invention is to provide a device capable of performing various OSDs by changing one's character data in software by selecting one of a character ROM and a character RAM.

이하에서 이와같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면을 참고로 하여 상세히 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention for achieving such an object will be described in detail with reference to the accompanying drawings.

제2도는 본 발명의 오 에스 디를 실시하기 위한 처리장치의 블럭도로 오 에스 디용 버퍼(1) 내지 출력회로(8)의 구성은 종래의 제1도와 같이 이루어지므로 동일 부분에 대하여는 동일 부호를 사용하며 동작 설명은 생략한다.FIG. 2 is a block diagram of a processing apparatus for implementing OSD according to the present invention, and the configuration of the buffers 1 through 8 for the OSD is the same as that of the conventional first embodiment. The description of the operation is omitted.

본 발명은 위치제어부(3)와 문자 롬(5) 및 제1,2쉬프트 레지스터(6)(7) 사이에 접속되어 문자 롬(5)과 문자 램의 어드레스를 선택하여 해당 메모리의 데이타를 연결시키는 어드레스 선택스위치(S1-S4)와, 상기 어드레스 선택스위치(S2)(S4)사이에 접속되어 각 문자별로 데이타를 기억시킬 수 있는 n개의 영역으로 구성되고 소프트웨어적으로 데이타를 변경시킬 수 있는 문자 램(9)과, 문자 램(9)과 문자 롬(5)중에서 하나를 선택하기 위한 선택용 레지스터(10)와, 선택용 레지스터(10)의 출력을 반전시키는 인버터(I1)를 포함하여서 이루어진다.The present invention is connected between the position controller (3) and the character ROM (5) and the first and second shift registers (6) (7) to select the address of the character ROM (5) and the character RAM and connect data of the corresponding memory. It is composed of n areas connected between the address selection switches S 1 to S 4 and the address selection switches S 2 and S 4 to store data for each character. An inverter I 1 which inverts the output of the selection RAM 10, the selection register 10 for selecting one of the character RAM 9 and the character ROM 5, and the selection register 10. )

제3도는 상기 문자 램(9)을 설명하기 위한 도면으로 (a)와 같이 각 문자별로 메모리를 기억시킬 수 있는 n개의 영역으로 구성되고 문자 데이타의 구성은 8×8도트(D ot)의 경우 (Ba)의 ˝A˝자와 같이 이루어지며 메모리의 데이타 구성은 (Bb)와 같이 이루어진다.FIG. 3 is a diagram for explaining the character RAM 9. As shown in (a), FIG. 3 is composed of n areas capable of storing a memory for each character, and the configuration of character data is 8 × 8 dots. It consists of the letter 'A' in (B a ) and the data structure of the memory is made as in (B b ).

제3도의 (Ca)(Cb)는 (Ba)의 4번째 라인의 R, G, B중 어느 하나의 출력파형과 out 단자의 출력파형을 각각 나타낸 것이다.FIG. 3 (C a ) (C b ) shows the output waveform of any one of R, G, and B of the fourth line of (B a ) and the output waveform of the out terminal, respectively.

이와같이 구성된 본 발명은 먼저 선택용 레지스터(10)에 '0'가 기억되면 로우레벨이 출력되어 어드레스 선택스위치(S1)(S3)는 온되고 어드레스 선택스위치(S2)(S4)는 오프되므로 문자 롬(5)에 선택된 문자의 어드레스가 입력되어 해당 어드레스의 데이타가 쉬프트 레지스터(6)를 통하여 출력된다.According to the present invention configured as described above, when '0' is stored in the selection register 10, a low level is output so that the address selection switch S 1 (S 3 ) is turned on and the address selection switch S 2 (S 4 ) is Since it is turned off, the address of the selected character is input to the character ROM 5 and the data of the address is output through the shift register 6.

또한, 선택용 레지스터(10)에 '1'이 기억되면 하이레벨이 출력되어 어드레스 선택스위치(S1)(S3)는 오프되고 어드레스 선택스위치(S2)(S4)는 온되어 문자선택 데이타가 문자 램(9)에 특정 지정 영역의 어드레스로 동작되어 해당 어드레스의 데이타가 쉬프트 레지스터(6)를 통하여 출력회로(8)로 입력된다.In addition, when '1' is stored in the selection register 10, a high level is output so that the address selection switch S 1 (S 3 ) is turned off and the address selection switch S 2 (S 4 ) is turned on to select characters. Data is operated to an address of a specific designated area in the character RAM 9 so that data of the address is input to the output circuit 8 via the shift register 6.

따라서, 출력회로(8)에 의해 문자 램(9)의 데이타가 오 에스 디 되도록 동작한다.Therefore, the output circuit 8 operates so that the data of the character RAM 9 is OSD.

여기서, 문자선택용 레지스터(10)가 문자 롬(5)을 선택할때는 선택하는 문자 데이타를 문자 롬(5)에서 읽도록 동작하고 문자 램(9)을 선택할때는 문자 램(9)의 특정 영역을 소프트웨어적으로 제어하여 제어된 데이타가 오 에스 디 되도록 동작한다.Here, when the character selection register 10 selects the character ROM 5, it operates to read the selected character data from the character ROM 5, and when selecting the character RAM 9, a specific area of the character RAM 9 is selected. It is controlled by software to operate the controlled data.

이하에서 문자 롬(5) 또는 문자 램(9)의 데이타를 읽어 오 에스 디가 실시될때 중앙처리장치의 동작을 제4도를 참고로 하여 설명한다.In the following, the operation of the central processing unit when OSD is performed by reading data of the character ROM 5 or the character RAM 9 will be described with reference to FIG.

먼저 오 에스 디를 실시하기 위하여 수평, 수직위치, 문자색, 문자크기의 데이타를 오 에스 디용 버퍼(1)에 라이트(write)하고 문자 롬(5)에 탑재된 데이타로 오 에스 디 할것인가를 판단한다(S1, S2단계).First of all, to execute OSD, it is necessary to write data of horizontal, vertical position, text color, and character size to OSD buffer (1) and judge whether to use OSD with data loaded in character ROM (5). (Step S 1 , S 2 ).

만일, 문자 롬(5)의 데이타로 오 에스 디하면 오 에스 디용 버퍼(1)의 문자선택 레지스터에 문자 롬(5)에 이미 기억되어 있는 문자 데이타를 선택하고 선택용 레지스터 (10)에 로우레벨을 라이트하여 어드레스 선택스위치(S1)(S3)는 온, 어드레스 선택스위치(S2)(S4)는 오프되게 한다.If it is OSD with the data of the character ROM 5, the character data already stored in the character ROM 5 is selected in the character selection register of the OSD buffer 1, and the low level is selected in the selection register 10. The address selection switch S 1 (S 3 ) is turned on and the address selection switch S 2 (S 4 ) is turned off.

그리고 문자 롬(5)의 데이타를 읽어 CRT 제어부(4)에서 오 에스 디를 인에이블 (enable)하고 종료한다(S3-S5단계).Then, the data of the character ROM 5 is read, and the CRT control unit 4 enables the OS D and ends (S 3 -S 5 steps).

상기 S2단계에서 문자 롬(5)의 데이타를 읽어 오 에스 디할 경우에는 문자 램( 9)에서 사용하고자 하는 어드레스 구간을 선택하고 선택된 문자영역의 어드레스(데이타)를 오 에스 디용 버퍼(1)의 문자선택 레지스터에 라이트한다(S6, S7단계).Read the data from the character ROM (5) in the S phase 2 O S-dihalo case of an address (data) of the selection of the address period to be used in the character RAM 9, and the selected character region O S diyong buffer (1) It is written in the character selection register (S 6, S 7 steps).

이어서, 문자 램(9)의 선택된 구간에 사용하고자 하는 어드레스영역의 문자 데이타를 라이트한 다음 선택용 레지스터(10)에 하이레벨을 라이트하여 레지스터 선택스위치(S1)(S3)는 오프, 레지스터 선택스위치(S2)(S4)는 온되게 하므로 문자 램(9)의 오 에스 디용 문자 데이타를 출력시킨다(S8, S9단계).Subsequently, the character data of the address area to be used in the selected section of the character RAM 9 is written, and then the high level is written to the selection register 10 so that the register selection switch S 1 (S 3 ) is turned off and the register is turned off. The selector switch S 2 (S 4 ) is turned on so that the OS D character data of the character RAM 9 is output (steps S 8 and S 9 ).

다음에 CRT 제어부(4)에서 오 에스 디를 인에이블시킨다(S5단계).Next, thereby enabling the S O D in the CRT controller (4) (step S 5).

이상에서 설명한 바와같은 본 발명은 소프트웨어적으로 문자 램(9)을 이용하여 종래의 고정된 데이타를 갖는 문자 롬(5)을 이용한 것에 비해 보다 효율적이고 다양한 오 에스 디를 실시할 수 있는 효과가 있다.As described above, the present invention has the effect of performing a variety of OSDs more efficiently and more effectively than using the character ROM 5 having the conventional fixed data using the character RAM 9 in software. .

Claims (1)

버스라인을 통해 입력신호를 받아 오 에스 디 할 화면의 수평, 수직, 위치, 문자색, 문자크기, 문자종류를 선택하는 오 에스 디용 버퍼(1)와, 위치제어부와 출력회로에 오 에스 디 구동용 발진펄스를 공급하는 발진부(2)와, 수평 및 수직동기신호에 따라 오 에스 디 할 위치를 결정하여 설정치의 위치와 같으면 해당 문자 주소를 발생하는 위치제어부(3)와, 상기 위치제어부와 문자 롬 및 문자 램의 인에이블되게 제어하는 CRT 제어부(4)와, 상기 CRT 제어부의 제어를 받아 문자 데이타를 발생하는 문자 롬(5)과, 상기 문자 롬과 문자 램의 데이타를 단어별로 읽어 1비트씩 쉬프트시키는 제1,2쉬프트 레지스터(6)(7)와, 상기 제1,2쉬프트 레지스터로부터 비트 데이타를 받아 크로마부에 색신호를 출력하는 출력회로(8)와, 상기 문자 롬과 문자 램의 어드레스를 선택하여 해당 메모리의 데이타를 연결시키는 어드레스 선택스위치(S1-S4)와, 상기 어드레스 선택스위치(S2)(S4)사이에 접속되어 각 문자별로 데이타를 기억시킬 수 있는 n개의 영역으로 이루어지며 소프트웨어적으로 데이타를 변경시키는 문자 램(9)과, 상기 문자 램과 문자 롬중에서 하나를 선택하기 위한 선택용 레지스터(10)와, 상기 레지스터(10)의 출력을 반전시켜 어드레스 선택스위치(S2)(S4)로 보내는 인버터(I1)를 포함하여서 구성된 것을 특징으로 하는 램을 이용한 오 에스 디 처리장치.OS Buffer (1) to select the horizontal, vertical, position, text color, text size, and text type of the screen to receive input signals through the bus line, and to drive the OS to the position controller and output circuit. An oscillation unit 2 for supplying an oscillation pulse, a position control unit 3 for determining an OSD position according to horizontal and vertical synchronization signals, and generating a corresponding character address if the position is equal to a set value, and the position control unit and the character ROM And a CRT controller (4) for enabling the control of the character RAM, a character ROM (5) generating character data under the control of the CRT controller, and data of the character ROM and the character RAM for each word. First and second shift registers 6 and 7 for shifting; an output circuit 8 for receiving bit data from the first and second shift registers and outputting a color signal to a chroma unit; and an address of the character ROM and character RAM. Select It is composed of n areas for storing data for each character, which are connected between address selection switches S 1- S 4 connecting the data of the corresponding memory and the address selection switches S 2 , S 4 . A character RAM 9 for changing data in software, a selection register 10 for selecting one of the character RAM and a character ROM, and an output of the register 10 inverted so that an address selection switch S 2 ) (S 4 ) OS D processing apparatus using a RAM, characterized in that it comprises a inverter (I 1 ).
KR1019920023587A 1992-12-08 1992-12-08 On screen display handling apparatus use to ram KR950007608B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920023587A KR950007608B1 (en) 1992-12-08 1992-12-08 On screen display handling apparatus use to ram

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920023587A KR950007608B1 (en) 1992-12-08 1992-12-08 On screen display handling apparatus use to ram

Publications (2)

Publication Number Publication Date
KR940017780A KR940017780A (en) 1994-07-27
KR950007608B1 true KR950007608B1 (en) 1995-07-12

Family

ID=19344945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920023587A KR950007608B1 (en) 1992-12-08 1992-12-08 On screen display handling apparatus use to ram

Country Status (1)

Country Link
KR (1) KR950007608B1 (en)

Also Published As

Publication number Publication date
KR940017780A (en) 1994-07-27

Similar Documents

Publication Publication Date Title
US4544922A (en) Smoothing circuit for display apparatus
US5774189A (en) On screen display
US5266932A (en) Vertical scrolling address generating device
EP0085480A2 (en) Improvements in or relating to video display systems
KR0156950B1 (en) Character display device for synchronizing operation of video ram to operation of cpu
US5068651A (en) Image display apparatus
KR950007608B1 (en) On screen display handling apparatus use to ram
JPS60128498A (en) Color display unit
EP0264603A2 (en) Raster scan digital display system
JPS5913741B2 (en) display device
KR0123758B1 (en) On screen display character processing circuit & method to be completed an association pattern
US4901062A (en) Raster scan digital display system
US6064402A (en) Character display control circuit
KR920008274B1 (en) 16/256 color switching apparatus
KR19980013989A (en) On-screen information display device
JPH10171441A (en) Character display control circuit
KR0148867B1 (en) Font-rom selection circuit
JPH0612048A (en) Picture display device
SU1075252A1 (en) Information displaying device
KR0135494B1 (en) On screen display
JPH02224587A (en) Screen display device
KR100261189B1 (en) Control circuit for crt
JP2885573B2 (en) Image processing device
KR960018984A (en) Korean On Screen Control Method and Circuit
KR19990000156A (en) Graphical OSD device

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070619

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee