Claims (2)
유리기판(1)상에 크롬금속을 증착하고 패터닝하여 하측전극과 게이터 전극(2)을 형성하는 공정과, 게이트 전극(2)상에 PE-CVD법으로 NH3개스와 SiH4개스를 R·F주파수로 플라즈마 방전 분해하고 패터닝하여 실리콘 나이트 라이드로된 게이트 절연층(3)을 형성하는 공정과, PE-CVD법으로 SiH4개스를 고주파 방전 분해하여 아몰퍼스 실리콘층(4)을 중착하고 박막 트랜지스터(12)의 전도 채널용 아몰퍼스 실리콘층은 레이저 빔을 조사시켜 열처리한 후 패터닝하여 폴리 실리콘층(4a)을 형성하는 공정과, 아몰퍼스 실리콘층(4)에 스퍼터링법으로 ITO막(8)을 증착한후 패터닝하여 ITO막(8)을 형성하는 공정과, 알루미늄 박막을 증착한후 패터닝하여 상측전극(10)과 드레인 전극(6) 및 소오스 전극(7)을 형성하는 공정을 포함하여 구성된 것을 특징으로 하는 밀착형 이미지 센서 제조 방법.Depositing and patterning chromium metal on the glass substrate 1 to form the lower electrode and the gate electrode 2, and NH 3 gas and SiH 4 gas on the gate electrode 2 by PE-CVD; Plasma discharge decomposition and patterning to form a gate insulating layer 3 of silicon nitride, and high frequency discharge decomposition of SiH 4 gas by PE-CVD to deposit an amorphous silicon layer 4 to thin film transistors 12. The amorphous silicon layer for conducting channels of the polysilicon layer 4a is irradiated with a laser beam, heat-treated, and patterned to form a polysilicon layer 4a. And forming a top electrode 10, a drain electrode 6, and a source electrode 7 by depositing and patterning an aluminum thin film. Type image sensor Article methods.
기판(1)상에 형성된 박막트랜지스터(12)의 게이트 전극(2)과, 박막 트랜지스터(12)까지 길게 형성한 광다이오드(11)의 하측전극(9)과, 게이트 전극(2)상에 형성된 게이트 절연층(3)과 상기 게이트 절연층(3) 및 박막 트랜지스터(12)부위의 하측전극(9)상에 형성된 폴리 실리콘층(4a)과, 상기 폴리 실리콘층(4a)에 형성된 박막 트랜지스터(12)의 드레인/소오스 전극(6)(7)과, 광다이오드(11)의 하측전극상(9)에 형성된 아몰퍼스 실리콘층(4)과, 상기 아몰퍼스실리콘층(4)에 형성된 ITO(8)과, 상기ITO(8)상에 형성된 광다이오드(11)의 상측전극(10)을 포함하여 구성된 것을 특징으로 하는 밀착형 이미지 센서 구조.The gate electrode 2 of the thin film transistor 12 formed on the substrate 1, the lower electrode 9 of the photodiode 11 formed up to the thin film transistor 12, and the gate electrode 2 formed on the gate electrode 2. A polysilicon layer 4a formed on the gate insulating layer 3, the lower electrode 9 on the gate insulating layer 3 and the thin film transistor 12, and a thin film transistor formed on the polysilicon layer 4a ( The drain / source electrode 6 (7) of 12), the amorphous silicon layer 4 formed on the lower electrode 9 of the photodiode 11, and the ITO 8 formed on the amorphous silicon layer 4 And an upper electrode (10) of the photodiode (11) formed on the ITO (8).
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.