Claims (1)
MCU데이타 버스(1)의 비트라인(ADCR1, ADCR2), 멀티플레서(2), 비교기(3), 제어로직부(4), A/D결과 레지스터(5), 인터럽트 플랙레지스터(6), 및 D/A변환기(7)를 포함하는 MCU내의 A/D변환기 테스트장치에 있어서, 데이타 버스(1)에 입력이 연결된 A/D테스트 모드레지스터(8)의 출력(O1, O2)은 각각 제어로직부(4)와 멀티플렉서(9)의 입력(I1)에 연결하고, 제어로직부(4)의 출력(O2, O3)과 A/D테스트 로드레지스터(10)의 출력(O1)이 각각 입력(I1-I3)에 연결된 멀티플렉서(11)의 출력은 D/A변환기(7)를 통해 비교기(3)의 입력(Vref)과 출력이 비교기(3)의 입력(Vin)에 연결된 멀티플렉서(9)의 입력(I3)에 연결하며, 데이타버스(1)에 단자(I/O)가 연결된 A/D테스트로드레지스터(10)의 출력(O2)과 A/D결과 레지스터(5)의 출력(O2)이 각각 입력에 연결된 익스클루시브 NOR게이트(14)의 출력은 A/D테스트 에러레지스터(12)의 입력(I1)에 연결하고, 인터럽트 플랙레지스터(6)의 출력이 입력(I2)에 연결된 A/D테스트 에러레지스터(12)의 출력은 데이타 버스(1)에 연결하며, MCU(13)내의 ROM(13A)에는 A/D테스트 모드레지스터(8)를 세트시키는 제1단계와; A/D테스트 로드레지스터(10)를 세트시키는 제2단계와; 비트라인(ADCR2)을 세트시키는 제3단계와; A/D테스트 에러 레지스터(12)의 데이타를 읽어 들이는 제4단계와; 인터럽트 플랙레지스터(6)를 테스트하는 제5단계와; A/D테스트 에러레지스터(12)를 테스트 하는 제6단계와; 에러 플랙이 ′1′인가를 검사하여 1이 아니면 제2단계로 들어가고, ′1′이면 테스트 로드레지스터(10)의 데이타를 읽어들이는 제7단계와; 아날로그 입력이 어느 레벨에서 최종결정되면 종료하는 제8단계로된 프로그램을 입력시키면서 아날로그/디지탈 변환기 테스트 장치.Bit line (ADCR 1 , ADCR 2 ), multiplier (2), comparator (3), control logic (4), A / D result register (5), interrupt flag register (6) of MCU data bus (1) An A / D converter test apparatus in an MCU including a and a D / A converter (7), comprising: an output (O 1 , O 2 ) of an A / D test mode register (8) having an input connected to a data bus (1). Are connected to the input I 1 of the control logic section 4 and the multiplexer 9, respectively, and the outputs of the control logic section 4 (O 2 , O 3 ) and the output of the A / D test load register 10. The output of the multiplexer 11 having (O1) connected to the inputs I 1 -I 3 , respectively, is connected to the input Vref of the comparator 3 and the output of the comparator 3 via the D / A converter 7. Is connected to the input (I 3 ) of the multiplexer (9) connected to Vin) and the output (O 2 ) and A / of the A / D test register (10) connected to the data bus (1). D The output of the exclusive NOR gate 14 with the output (O 2 ) of the result register (5) connected to each input is A / D connected to the input (I 1) of the test error register 12, and the output of the A / D test error register 12 connected to the output of the interrupt flag register (6) input (I 2) is a data bus (1 A first step of setting the A / D test mode register 8 in the ROM 13A in the MCU 13; Setting a A / D test load register 10; Setting a bit line ADCR 2 ; A fourth step of reading data of the A / D test error register 12; A fifth step of testing the interrupt flag register (6); A sixth step of testing the A / D test error register 12; A seventh step of checking whether the error flag is '1' and entering a second step if it is not 1, and reading the data of the test load register 10 if it is '1'; 10. An analog / digital converter test apparatus with inputting a program of an eighth step that terminates when an analog input is finally determined at a level.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.