Claims (19)
각각 1개씩 워드선, 데이타선의 교차점에서 1개의 메모리셀이 구성되고, 상기 메모리셀이 전기적으로소거가능한 불휘발성 기억장치에 있어서, 외부에서의 소거지시에 따라서 소거동작을 개시하고, 그 후는 외부에서의 어드레스신호, 입력데이타, 제어신호에 관계없이 자동적으로 소거가 실행되고, 상기 소거가 완료된 다음 외부에서의 어드레스신호, 입력데이타, 제어신호에 의해 바라는 동작이 가능하게 되는 반도체 불휘발성 기억장치.In a nonvolatile memory device in which one memory cell is formed at the intersection of a word line and a data line, each of which is electrically erasable, the erase operation is started in accordance with an erase instruction from an external source. The erasing operation is performed automatically regardless of the address signal, the input data, and the control signal, and the desired operation is performed by the address signal, the input data, and the control signal from the outside after the erasing is completed.
특허 청구의 범위 제1항에 있어서, 상기 소거증, 소거모드를 중단 또는 종료시키지 않고, 외부에서의 제어신호에 의해 소거중인가, 소거종료인가의 판정신호를 외부로 송출하는 반도체 불휘발성 기억장치.The semiconductor nonvolatile memory device according to claim 1, wherein the semiconductor nonvolatile memory device outputs a determination signal for erasing or ending erasing by an external control signal without interrupting or terminating the erasing and erasing mode. .
행 및 열로 되는 매트릭스 형상으로 배치되어서 이루어지고, 전기적으로 라이트, 소거가 가능한 불휘발성 메모리이며, 상기 소거에서 리드사이클시간 이하의 단일 펄스를 입력하는 것에 의해 소거를 개시하고, 그 후는 외부에서의 어드레스, 데이타, 제어신호의 입력에 관계 없이 자동적으로 소거를 행하고, 상기 소거가 종료된 다음에 외부에서의 어드레스, 데이타, 제어신호의 입력에 관계없이 자동적으로 소거를 행하고, 상기 소거가 종료된 다음에 외부에서의 어드레스, 데이타, 제어신호를 받아들이는 반도체 불휘발성 기억장치.It is a nonvolatile memory which is arranged in a matrix form consisting of rows and columns, and which can be electrically written and erased. The erasure is started by inputting a single pulse of less than the read cycle time in the erase, and thereafter, Erase is automatically performed irrespective of input of address, data and control signal, and after erasing is completed, erase is automatically performed irrespective of input of external address, data and control signal, and after the erasing is completed A semiconductor nonvolatile memory device that receives an external address, data, and control signal.
행 및 열로 되는 매트릭스 형상으로 배치되어서 이루어지고, 전기적으로 라이트, 소거가 가능한 불휘발성메모리를 포함하고, 마이크로프로세서와 시스템버스에 의해 접속된 정보처리시스템에 있어서, 상기 소거에서 리드사이클 이하의 단일펄스를 입력하는 것에 의해 소거를 개시하고, 그 후는 시스템버스에서의 어드레스,데이타, 제어신호에 관계없이 자동적으로 소거를 실행하고, 상기 소거가 종료된 다음에 시스템버스에서의 신호를 받아들이는 반도체 불휘발성 기억장치를 포함하는 정보처리시스템.In an information processing system which is arranged in a matrix form consisting of rows and columns and which is electrically writeable and erasable, and connected by a microprocessor and a system bus, a single pulse of less than or equal to a lead cycle in the erasing is provided. Input is initiated. After that, the erase operation is automatically performed regardless of the address, data, and control signals on the system bus. An information processing system comprising volatile storage.
전기적으로 소거가능하게 된 불휘발성 기억소자가 매트릭스형상으로 배치되어서 이루어지는 메모리어레이와 외부에서의 소거동작의 지시에 따라서 소거동작을 실행한 다음에 대응하는 메모리셀을 적어도 1회의 리등동작을 실행하고, 상기 리드정보에 따라서 소거동작의 계속, 정지를 제어하는 소거제어회로를 구비해서 이루어지는 반도체 불휘발성 기억장치.Perform the erase operation according to the memory array in which the electrically erasable nonvolatile memory elements are arranged in a matrix form and an instruction of the erase operation from the outside, and then perform at least one rewrite operation on the corresponding memory cell, And an erase control circuit for controlling the continuation and stop of the erase operation in accordance with the read information.
특허 청구의 범위 제5항에 있어서, 상기 소거 제어회로는 상기의 소거동작에 앞서서 전체 메모리셀에 대해서 라이트하는 프리라이트기능을 갖는 반도체 불휘발성 기억장치.6. The semiconductor nonvolatile memory device according to claim 5, wherein the erase control circuit has a prewrite function for writing to all memory cells prior to the erase operation.
특허 청구의 범위 제5항 또는 제6항에 있어서, 상기 메모리셀은 플로팅게이트와 콘트롤 게이트의 2층 게이트구조를 갖는 MOSFET이며, 플로팅게이트에 축적된 정보전하를 터널현상을 이용해서 소오스, 드레인 또는 웰로 인출하는 것에 의해 전기적으로 소거되는 것인 반도체 불휘발성 기억장치.The memory cell of claim 5 or 6, wherein the memory cell is a MOSFET having a two-layer gate structure of a floating gate and a control gate, and the information charge accumulated in the floating gate is source, drain or A semiconductor nonvolatile memory device which is electrically erased by drawing out to a well.
특허 청구의 범위 제5항 또는 제6항에 있어서, 상기 메모리어레이를 구성하는 메모리셀은 메모리어레이 전체 또는 그 일부의 메모리셀군의 소오스, 드레인이 공통화되고, 공통화된 메모리셀마다 일괄해서 전기적인 소거동작을 실행하는 것인 반도체 불휘발성 기억장치.The memory cell of claim 5 or 6, wherein the memory cells constituting the memory array have a common source and a drain of the entire memory array or a part of the memory cell group, and are electrically erased collectively for each common memory cell. A semiconductor nonvolatile memory device for performing an operation.
특허 청구의 범위 제5항 또는 제6항에 있어서, 상기 소거제어회로는 메모리셀을 선택하기 위한 어드레스 발생회로를 포함하는 반도체 불휘발성 기억장치.7. The semiconductor nonvolatile memory device according to claim 5 or 6, wherein the erase control circuit includes an address generating circuit for selecting a memory cell.
특허 청구의 범위 제5항 또는 제6항에 있어서, 상기 소거의 계속, 정지를 제어하기 위한 메모리셀의 리드동작은 콘트롤게이트에 전달되는 워드선의 선택전위를 비교적 낮은 전위로 설정해서 실행되는 것인 반도체 불휘발성 기억장치.The method according to claim 5 or 6, wherein the read operation of the memory cell for controlling the continuation and stop of the erasing is performed by setting the selection potential of the word line transferred to the control gate to a relatively low potential. Semiconductor nonvolatile memory.
특허 청구의 범위 제10항에 있어서, 상기 워드선의 선택전위를 비교적 낮은 전위로 설정하기 위한 동작전압은 기준전압 발행회로에서 형성된 기준전압을 받고, 이득설정용 저항소자에 따라서 바라는 출력전압으로 변환하는 제1의 연산증폭회고, 상기 제1의 연산증폭회로의 출력신호를 받아서 출력전압을 형성하는 전압추종 형태의 제2연산증폭회로의 출력단자에서 얻는 것인 반도체 불휘발성 기억장치.11. The method according to claim 10, wherein the operating voltage for setting the selection potential of the word line to a relatively low potential receives the reference voltage formed in the reference voltage issuing circuit and converts it to the desired output voltage according to the gain setting resistance element. And a first non-volatile memory device obtained from an output terminal of a second operation amplifier circuit of a voltage tracking type that receives an output signal of the first operational amplifier circuit and forms an output voltage.
전기적으로 소거가능하게 된 불휘발성 기억소자가 매트릭스 형상으로 배치되어서 이루어지는 메모리어레이, 외부에서의 소거동작의 지시에 따라서 소거동작을 실행한 다음에 대응하는 메모리셀을 적어도 1회의 리드동작을 실행하고 그 리드정보에 따라서 소거동작의 계속, 정지를 제어하는 소거제어회로, 외부에서의 지시에 따라 소거동작의 계속, 정지등의 내부상태를 외부로 출력시키는 기능을 갖는 출력회로를 구비해서 이루어지는 반도체 불휘발성 기억장치.A memory array in which the electrically erasable nonvolatile memory elements are arranged in a matrix shape, the erase operation is executed in accordance with an instruction of an erase operation from the outside, and then at least one read operation is performed on the corresponding memory cell. A nonvolatile semiconductor circuit comprising an erase control circuit for controlling the continuation and stop of the erase operation in accordance with the read information, and an output circuit having a function of outputting an internal state such as continuation of the erase operation and stop, according to an external instruction Memory.
전기적으로 소거가능하게 된 불휘발성 기억소자가 매트릭스 형상으로 배치되어서 이루어지는 메모리어레이, 외부에서의 소거동작의 지시에 따라서 소거동작을 실행한 다음에 대응하는 메모리셀을 적어도 1회의 리드동작을 실행하고 그 리드 정보에 따라서 소거동작의 계속, 정지를 제어하는 소거제어회로, 소거동작의 계속, 정지등의 내부 상태를 외부로 출력시키는 기능을 갖는 출력회로를 구비해서 이루어지는 반도체 불휘발성 기억장치, 소정의 정보처리기능을 갖는 마이크로프로세서, 상기 반도체 불휘발성 기억장치와 마이크로프로세서를 접속하는 시스템버스를 포함하고, 상기 반도체 불휘발성 기억장치는 상기 마이크로프로세서에서의 소거 지시에 따라서 마이크로프로세서와 분리된 상태에서 내부의 소거제어회로에 의해 자동적으로 소거동작을 실행하는 정보처리시스템.A memory array in which the electrically erasable nonvolatile memory elements are arranged in a matrix shape, the erase operation is executed in accordance with an instruction of an erase operation from the outside, and then at least one read operation is performed on the corresponding memory cell. A semiconductor nonvolatile memory device comprising: an erase control circuit for controlling the continuation and stop of the erase operation according to the read information, and an output circuit having a function of outputting an internal state such as continuation of the erase operation and stop, etc., predetermined information A microprocessor having a processing function, a system bus connecting the semiconductor nonvolatile memory device and the microprocessor, wherein the semiconductor nonvolatile memory device is internally separated from the microprocessor in accordance with an erase instruction from the microprocessor. Erase automatically by the erase control circuit Lower running information processing system.
특허 청구의 범위 제13항에 있어서, 상기 마이크로프로세서는 반도체 불휘발성 기억장치에 대해서 상기 출력회로를 이용해서 내부상태의 출력을 지시해서 소거동작의 완료의 유무를 판정하는 정보처리 시스템.The information processing system according to claim 13, wherein the microprocessor instructs a semiconductor nonvolatile memory device to instruct an output of an internal state by using the output circuit to determine whether an erase operation is completed.
1개의 게이트 신호선(워드선)과 1개의 드레인신호선(데이타선)에 의해 선택되고, 전기적으로 소거 가능하게 된 불휘발성 기억소자가 매트릭스형상으로 배치되어서 이루어지는 메모리어레이를 갖고, 외부에서의 소거지시에 따라서 소거동작을 개시하고, 그 후는 외부에서의 어드레스신호, 입력데이타, 제어신호에 관계없이 자동적으로 소거가 실행되고, 상기 소거가 완료된 다음 외부에서의 어드레스신호, 입력데이타, 제어신호에 의해 바라는 동작이 가능하게 되는 반도체 불휘발성 기억장치.A nonvolatile memory element selected by one gate signal line (word line) and one drain signal line (data line) and electrically erasable is arranged in a matrix, and has an external erasure instruction. Therefore, the erasing operation is started, after which the erasing operation is automatically performed irrespective of the external address signal, input data, and control signal. After the erasing is completed, the erasure operation is performed by the external address signal, input data, and control signal. A semiconductor nonvolatile memory device capable of operation.
특허 청구의 범위 제15항에 있어서, 상기 소거중, 소거모드를 중단 또는 종료시키지 않고 외부에서의 제어신호에 의해 소거중인가 소거종료인가를 판정하는 신호를 외부로 송출하는 것인 반도체 불휘발성 기억장치.16. The semiconductor nonvolatile memory according to claim 15, wherein during the erasing, a signal for determining whether erasing or erasing is terminated by an external control signal without interrupting or terminating the erasing mode is sent out. Device.
1개의 게이트신호선(워드선)과 1개의 드레인신호선(데이타선)에 의해 선택되고, 전기적으로 소거 가능하게 된 불휘발성 기억소자가 매트릭스형상으로 배치되어서 이루어지는 메모리어레이를 갖고, 외부에서의 소거동작의 지시에 따라서 소거동작을 개시하고, 그 후는 외부에서의 어드레스신호, 입력데이타, 제어신호에 관계없이 자동적으로 소거가 실행되고, 상기 소거가 완료된 후 외부에서의 어드레스신호, 입력데이타, 제어신호에 의해 바라는 동작이 가능하게 되는 반도체 불휘발성 기억장치, 소정의 정보처리기능을 갖는 마이크로프로세서, 상기 반도체 불휘발성 기억장치와 마이크로 프로세서를 접속하는 시스템버스를 포함하고, 반도체 불휘발성 기억장치는 상기 마이크로프로세서에서의 소거지시에 따라 마이크로 프로세서와 분리된 상태에서 내부의 소거제어회로에 의해 자동적으로 소거동작을 실행하는 정보처리시스템.A nonvolatile memory element, which is selected by one gate signal line (word line) and one drain signal line (data line), and which is electrically erasable, is arranged in a matrix, and has an external erase operation. The erasing operation is started in accordance with the instruction. After that, the erasing operation is automatically performed regardless of the external address signal, input data, and control signal. After the erasing is completed, the erasing operation is performed on the external address signal, input data, and control signal. A semiconductor nonvolatile memory device capable of performing desired operation, a microprocessor having a predetermined information processing function, and a system bus connecting the semiconductor nonvolatile memory device and the microprocessor, wherein the semiconductor nonvolatile memory device includes the microprocessor. Separate from the microprocessor The information processing system that runs the automatic erase operation by the erase control circuit of the internal.
특허 청구의 범위 제17항에 있어서, 상기 반도체 불휘발성 기억장치는 상기 소거중, 소거 모드를 종료시키지 않고 외부에서의 제어신호에 의해 소거중인가 아닌가를 판정하는 신호를 외부로 송출하는 것인 정보처리시스템.18. The information according to claim 17, wherein the semiconductor nonvolatile memory device sends out a signal to the outside during the erasing operation to determine whether the erasing mode is being erased by an external control signal without ending the erasing mode. Processing system.
특허 청구의 범위 제17항에 있어서, 상기 마이크로프로세서는 반도체 불휘발성 기억장치에 대해서 상기 소거중, 소거모드를 종료시키지 않고, 외부에서의 제어시호에 의해 소거중인가 아닌가를 판정하는 신호를 외부로 송출하는 기능을 이용해서 내부상태의 출력을 지시해서 소거동작의 완료의 유무를 판정하는 정보처리시스템.18. The microprocessor of claim 17, wherein the microprocessor transmits a signal to the outside of the semiconductor nonvolatile memory device to determine whether it is being erased by an external control signal without terminating the erase mode. An information processing system that instructs the output of an internal state by using a sending function to determine whether an erase operation is completed.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.