KR900006355B1 - 수평동기 지연이 보상된 동기분리 집적회로 - Google Patents

Abstract

내용 없음.

Description

수평동기 지연이 보상된 동기분리 집적회로

제1도는 종래의 동기신호 분리집적회로.

제2도는 본 발명에 따른 블럭도.

제3도는 본 발명에 따른 제2도의 구체회로도.

제4도의 (4a)-(4e)는 제1도에서 수평동기 분리에 따른 제3도 각 부분의 동작파형도.

제5도의 (5a)-(5b)는 제4도의 입력신호(4a)로 부터 분리된 수평동기신호(4e)의 확대파형도.

제6도의 (6a)-(6d)는 제3도의 수평동기 분리회로(4)에서의 수평동기신호를 분리해내는 과정의 동작파형도.

제7도의 (7a)-(7d)는 제3도의 수평동기 지연보상회로(5)에서의 수평동기신호의 지연을 보상하는 동작파형도.

제8도의 (8a)-(8c)는 제3도의 비교회로(8) 및 수직동기 출력회로(10)에서의 수직동기신호를 분리출력하는 동작파형도.

제9도의 (9a)-(9d)는 제3도의 구체회로도의 수평·수직동기신호를 합성출력하는 합성동기 출력신호(11)의 각부의 동작파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 인버어터회로 2 : 수평동기 필터회로

3 : 클램프 회로 4 : 수평동기 분리회로

5 : 수평동기 지연보상회로 6 : 수평동기 출력회로

7 : 수직동기 필터회로 8 : 비교회로

9 : 비교전압 발생회로 10 : 수직동기출력회로

11 : 합성동기 출력회로.

본 발명은 합성비디오 신호로부터 수평동기신호, 수직동기신호 및 합성동기신호를 동시에 출력하는 회로에 관한 것으로, 특히 외부로부터 입력된 정방향 합성비디오 신호로부터 수평동기신호의 지연(delay)이 보상된 고품질의 수평동기신호 및 수직동기신호와 합성동기신호를 동시에 분리 출력할수 있는 수평동기 지연이 보상된 동기분리 집적회로에 관한 것이다.

정방향 합성비디오 신호를 사용하는 영상시스템이 발전함에 따라 시스템에 사용되는 수평동기신호 및 수직동기신호와 수평과 수직동기신호가 합성된 합성동기신호의 고품질이 필수직으로 요구되고 있다.

상기 수평동기신호를 사용하는 영상시스템은 수평동기신호의 펄스폭을 기준신호로 사용하는 것이 아니라 수평동기신호의 정방향 에지트리거(Positive edge trigge r)나 역방향 에지트리거(Negative edge trigger)를기준동기신호로 사용하고 있다.

따라서 제1도와 같은 종래의 동기신호 분리집적회로(특허출원 제85-5410호)의 수평동기 신호출력은 입력신호인 정방향 합성 비디오 신호의 수평동기펄스와 지연이 있기 때문에 고도로 정밀한 영상시스템에서는 사용할 수 없으며, 클램프회로를 수평과 수직동기분리에 각각 개별적으로 사용하고 있어 칩의 크기나 내부소자수에 있어 집적화에 효율성을 떨어뜨리는 문제점이 있었다.

따라서 본 발명의 목적은 수평동기신호의 지연을 보상할 수 있는 수평동기 지연보상회로를 첨가하여 정밀한 영상시스템에서도 수평동기신호를 사용할 수 있도록 하여, 클램프회로를 수평과 수직동기분리에 공동으로 사용함으로써 고픔질의 동기신호를 출력하는 집적회로를 제공함에 있다.

상기 목적을 수행하기 위한 본 발명은 입력 합성 비디오 신호의 위상을 반전하는 인버어터회러와, 상기인버어터회로로 부터 고주파신호를 제거하기 위한 수평동기 필터회로와, 상기 수평동기 필터회로에서 출력되는 신호로부터 수평동기신호를 분리하기 쉽도록 하는 클램프회로와, 상기 클램프회로에서 클램프 된 신호에서 수평동기 신호를 분리하기 위한 수평동기 분리회로와, 상기 클램프회로에서 클램프된 신호의 지연을 보상하는 수평동기 지연보상회로와, 상기 수평동기 분리회로의 출력신호를 상기 수평동기 지연보상회로의 출력신호에 의해 지연이 보상된 수평동기신호를 TTL레벨의 신호로 변환하여 출력하는 수평동기 출력회로와, 상기 클램프회로의 출력신호로 부터 상기 수평동기신호 및 등화펄스를 제거하기 위한 수직동기 필터회로와, 상기 수직동기 필터회로의 출력신호와 비교전압을 비교하여 수직동기를 분리하는 비교회로와, 상기비교회로에 비교전압을 공급하는 비교전압 발생회로와, 상기 비교회로에서 분리한 수직동기신호를 TTL레벨로 출력하는 수직동기 출력회로와, 상기 비교회로에서 출력되는 수직동기신호와 상기 수평동기 출력회로로 입력하는 지연이 보상된 수평동기신호를 합성하여 출력하는 합성동기 출력회로로 구성된 것을 특징으로한다.

이하 본 발명은 첨부된 도면을 참조하여 상세히 설명한다.

제2도는 본 발명에 따른 블럭도로써, 합성비디도 입력단(a)으로 입력되는 입력 합성 비디오신호의 위상을 반전하는 인버어터회로(1)와, 상기 인어터회로(1)에서 출력되는 합성 비디오 신호로부터 고주파신호를 제거하기 위한 수평동기 필터회로(2)와, 상기 수평동기 필터회로(2)의 출력신호로 부터 수평동기신호를 분리하기 쉽게 클램프하는 클램프회로(3)와, 상기 클램프회로(3)로부터 클램프되어 출력되는 신호에서 수평동기신호를 분리하기 위한 수평동기분리회로(4)와, 상기 클램프회로(3)에서 클램프되어 출력되는 신호의 지연을 보상하는 수평동기 지연보상회로(5)와, 상기 수평동기 분리회로(4)의 출력신호를 수평동기 지연보상회로(5)의 출력신호에 의해 지연이 보상된 수평동기신호를 TTL레벨의 신호로 변환하여 수평동기 출력단(OH)으로 출력하는 수평동기 출력회로(6)와, 상기 클램프회로(3)에서 클램프되는 출력으로부터 상기 수평동기신호 및 등화펄스를 제거하기 위한 수직동기필터(7)와, 상기 수직동기필터(7)의 출력신호와 비교전압을 비교하여 수직동기를 분리하는 비교회로(8)와, 상기 비교회로(8)에 비교전압을 공급하는 비교전압발생회로(9)와, 상기 비교회로(8)에서 분리한 수직동기신호를 TTL레벨로 변환하여 수직동기 출력단(Ov)으로 출력하는 수직동기출력회로(10)와, 상기 비교회로(8)의 출력수직동기신호와 상기 수평동기 출력회로(6)로 입력되는 지연이 보상된 수평동기 신호를 합성하여 합성동기 출력단(Oc)으로 출력하는 합성동기 출력회로(11)로 구성된다.

상기 구성에 따른 본 발명의 실시예를 기술하면, 합성비디오 입력단(a)으로 입력되는 정방향 합성 비디도 신호는 인버어터회로(1)를 통하면서 역상으로 위상이 바뀌어 수평동기 필터회로(2)로 입력되며, 상기 수평동기 필터회로(2)에서는 수평 및 수직동기신호 분리시에 불필요한 고주파성분을 제거시킨 후 상기 역방향된 비디오신호를 클램프회로(3)에 입력시켜 동기분리가 용이하도록 일정전압으로 클램프시킨다. 상기 클램프회로(3)에서 클램프된 비디오 신호는 수평동기 분리회로(4)와 수평동기 지연보상회로(5) 및 수직동기 필터회로(7)에 각각 입력된다. 상기 수평동기 분리회로(4)에서는 상기 클램프회로(3)로부터 클램프된 출력신호로 부터 수평동기신호를 분리해내고 수평동기 지연보상회로(5)에서는 상기 수평동기신호의 지연을 보상하도록 한다.

따라서 상기 수평동기 분리회로(4)에 의해 분리된 수평동기 신호를 상기 수평동기 지연보상회트(5)에 의해 지연을 보상시켜 수평동기 출력회로(6)에 입력되도특 한다. 상기 수평동기 출력회로(6)에서는 상기 지연이 보상된 수평동기신호를 TTL레벨로 수평동기 출력단(O_H)으로 출력된다. 한편, 상기 수평동기 분리회로(4)에서 분리되고 수평동기 지연보상회로(5)를 통해 지연이 보상된 수평동기신호를 합성동기 출력회로(11)로 입력한다.

또한 상기 수직동기 필터회로(7)로 입력된 정방향 비디오신호는 수평동기 신호와 등화펄스가 제거된 적분기 전압으로 바뀌어 비교회로(8)에 입력될시 비교전압 발생회로(9)에 의해 공급되는 기준전압과 비교회로(8)에서 비교된다.

상기 비교회로(8)의 비교에 의해 수직동기신호가 발생되면, 상기 비교회로(8)의 츌력인 수직동기신호는 합성동기 출력회로(1l)와 수직동기출력회로(10)에 각각 입력되며, 상기 수직동기 출력회로(10)에 입력된 수직동기신호는 통상 사용할 수 있는 TTL레벨로 수직동기 출력만(O_V)으로 출력된다. 그리고 상기 수평동기지연보상회로(5)에 의해 지연이 보상된 수평동기신호와 상기 비교회로(8)의 출력인 수직동기 신호가 합성동기 충력회로(11)를 통해 합성되어 합성동기 출력단(Oc)으로 합성동기 신호로 발생하게 된다.

제3도는 본 발명에 따른 제2도의 구체회로도로서, 도면중 Q1-Q30은 트랜지스터, R2-R36은 저항, C1-C4는 캐패시터, Vcc는 전원전압, V_BB는 TTL레벨의 5볼트(Volt)전원을 표시한 것이다.

이중 저항 R31-R36과 캐패시터C1-C4는 본 발명에 따른 집적회로의 외부에 접속하는 외부소자이다.

제2도의 블럭도중 인버어터회로(1)는 제3도의 트랜지스터 Q1-Q7과 저항 R2-Rl1토 구성된 부분이며,수평동기 필터회로(2)는 저항 R32와 캐패시터C1으로 구성된 부분이고, 클램프회로(3)는 저항 R12,R31과 트랜지스터 Q8 및 캐패시터 C2로 구성된 부분이다.

수평동기 분리회로(4)는 저항 R12-R15 및 트랜지스터 Q9-Ql1로 구성된 부분에 대응하며, 수평동기 지연보상회로(5)는 트랜지스터 Q14-Q17와 저항 R16,R17,R23,R34 및 캐패시터 C4토 구성된 부분에 대응하고, 수평동기 출력회로(6)는 상기 트랜지스터 Q12,Q13의 콜렉터에 수평동기 출력단(O_H)이 연결된 상기 트랜지스터 Q12,Q13과 저항 R33에 대응하여, 수직동기 필터회로(7)는 트랜지스터 Q18-Q24과 저항 R18-R22,R24 및 캐패시터 C3와 대응하며, 비교회로(8)는 트랜지스터 Q29,Q30 및 저항 R26-R28에 대응하며, 비교전압 발생회로(9)는 저항 R29,R30과 대응하고, 수직동기 출력회로(10)는 트랜지스터 Q28 및 저항 R36에 대응하여, 합성동기 츨력회로(11)는 트랜지스터 Q25-Q27과 저항 R25,R35에 각각 대응한다.

제4도의 (4a)-(4e)는 수평동기분리에 따른 제1도의 각부분의 파형도로서,(4a)는 트랜지스터 Q1의 베이스로 입력되는 정방향 합성비디오 신호파형이고, (b)는 트랜지스터 Q3의 콜렉터에 나타나는 (4a)신호의 반전파형이며, (4c)는 트랜지스터 Ql1의 베이스 입력파형이고, (4d)는 트랜지스터 Q11의 콜렉터출력파형이며, (4e)는 트랜지스터 Q12의 콜렉터단 즉, 수평동기 출력단자(O_H)의 분리된 수평동기 신호파형이다.

제5도의 (5a)-(5b)는 제4도의 입력신호인 정방향 합성비디오신호(4a)와 분리된 수평동기신호(4e)의 확대파형도로서,(5a)는 입력되는 정방향 합성비디오 신호의 수평동기 부분확대파형이고,(5b)는 제4도(4e)의 f부분의 확대예이다.

제6도의 (6a)-(6d)는 수평동기 분리에 따른 제3도의 구체회로도의 각부분의 동작파형도로서, (6a)는트랜지스터 Q1의 베이스로 입력되는 정방향 합성비디오 신호파형이고, (6b)는 트랜지스터 Q9,Q11의 콜렉터로 출력되는 파형이며, (6c)는 트랜지스터 Q14의 콜렉터로 출력되는 수평동기 지연보상회로(5)의 출력파형이고, (6d)는 수평동기 출력단자(O_H)에 나타나는 수평동기 지연이 보상된 수평동기 신호파형이다.

제7도의 (7a)-(7d)는 제3도의 구체회로도의 수평지연보상신호를 확대한 파형도로서, (7a)는 입력되는 정방향 합성비디오 신호의 수평동기부분의 확대파형이고, (7b)는 제5도의 (5b)의 파형으로 종래의 수평동기 신호예이며, (7c)는 제6도 (6c)의 파형이고, (7d)는 제6도 (6d)의 지연이 보상된 수평동기 신호파형이다.

제8도의 (8a)-(8c)는 수직동기분리에 따른 제3도의 구체회로도의 각 부분의 파형도로서, (8a)는 입력되는 정방향 합성비디오 신호의 수직 블랙킹 기간 확대파형으로 (a)와 (c)는 동화펄스기간이고, (b)는 수직동기 펄스기간이다. (c)는 동화펄스 기간이다. (8b)의 (d)는 트랜지스터 Q29의 베이스에 나타나는 수직동기 필터회로(적분기)의 출력예이고, (e)는 트랜지스터 Q30의 베이스에 나타나는 비교전압 발생회로(9)의 비교전압파형이고, (8c)는 분리된 수직동기 신호출력단자(Ov)의 출력파형이다.

제9도의 (9a)-(9d)는 합성동기 출력에 따른 제3도의 구체회로도의 각부분의 파형도를 나타낸 것으로, (9a)는 제8도의 (8a)와 동일하고, (9b)는 트랜지스터 Q25의 베이스에 나타나는 파형이여, (9c)는 트랜지스터 Q30의 콜렉터파형으로 분리된 수직동기신호와 동상파형이고, (9d)는 분리된 합성동기신호 출력단자(Oc)의 출력파형예이다. 이하 제3도의 본 발명에 따른 구체회로도를 제4도 (4a)-(4e), 제5도(5a)-(5b) 및 제6도 (6a)-(6d)와 제7도 (7a)-(7d), 제8도 (8a)-(8c), 제9도 (9a)-(d)의 각파형도를 강조하여 상세히 설명하면, 우선 종래의 수평동기 분리와 본 발명에 따른 지연이 보상된 수평동기분리의 차이를 제l도 및 제3도의 구체회로도와 제4도 (4a)-(4e) 및 제5도 (5a)-(5b), 제6도 (6a)-(6d), 제7도 (7a)-(7d)의 파형도를 참조하여 설명한다.

제4도 (4a)에 표시한 정방향 합성비디오(a)가 제1도 인버어터회로(1)의 트랜지스터 Q1의 베이스로 입력되면 트랜지스터 Q1의 에미터와 저항 R2을 통해 트랜지스터 Q2,Q3를 온하므로 상기 트랜지스터 Q3의 콜렉터에 제4도 (4b)에 도시한 바와 같이 위상이 반전된 역방향 합성 비디오 신호(b)로 출력하게 된다. 상기 위상이 반전된 비디오 신호(b)는 트랜지스터 Q4, 저항 R5을 통해 수평동기 필터회로(2)의 저항 R25, 캐패시터 C1를 통하면서 고주파성분이 제거되어 캐패시터 C2를 통해 트랜지스터 Ql1의 베이스에 입력되고, 트랜지스터 Ql1의 베이스의 입력은 제4도 (4c)의 상태와 같이 클램프 전압레벨(d)와 같이 클램핑된다. 상기 트랜지스터 Ql1은 제4도 (4c)의 (c)를 클램핑한 클램프 전압레벨이 (d)와 같을때 수평동기 기간에만 "온(ON)"되므로 트랜지스터 Q11의 콜렉터는 제4도 (4d)의 (e)와 같은 파형이 되며, 상기 트랜지스터 Q11가 "온"되면 트랜지스터 Q12의 베이스가 "로우"이므로 트랜지스터 Q12는 "오프(OFF)"상태가 되므로 수평동기 신호출력은 제4도 (4e)의 (f)와 같이 출력되게 된다. 제5도 (5a)와 (5b)에서 나타난 갓과같이 종래의 동기분리 집적회로의 수평동기 신호출력은 (5b)와 같이 출력된 수평동기신호가 지연되고 있어 정방향 에지트리거나 역방향 에지트리거 양쪽 도두 일치하고 있지 않다. 따라서 정밀한 영상 시스템에서는 제5도 (5b)와 같은 수평동기 신호지연이 심각한 동기문제를 야기시킬 수 있다.

제5도 (5a)의 신호(b)는 버어스트신호이며, (a)는 입력신호인 정방향 합성비디오 신호의 수평동기 펄스이다. 이러한 문제점을 해결한 수평동기 지연이 보상된 수평동기 분리회로에 대해 설명한다.

정방향 합성비디오 신호의 입력으로부러 클램프된 파형까지는 앞서 상술한 제4도(4a)-(4c)와 같이 동일하다. 제4도 (4c)의 클램프된 역방향 합성비디오 신호(c)가 클램프 전압레벨(d)와 같은때만 제3도 구체회로도의 트랜지스터 Q9가 "온"되므토 트랜지스터 Q9의 콜렉터에는 게6도 (6b)의 (b)와 같은 파형이 출력되게 된다. 상기 트랜지스터 Q9의 콜렉터 파형인 제6도 (6b)의 파형(b)는 수평동기 본리회로(4)의트랜지스터 Q10 및 수평동기 지연보상회로(5)의 트랜지스터 Q16의 베어스에 각각 입력된다.

상기 수평동기 분리회로(4)의 트랜지스터 Q11의 콜렉터에 제6도 (6b)의 파형(b)와 같은 출력으로 나타나며, 상기 수평동기 지연보상회로(5)의 출력파형은 저항 R34 및 캐패시터 C4의 충방전시정수에 의해 트랜지스터 Ql5가 온/오프되므로 지연되며, 그리고 트랜지스터 Q15 콜렉터의 상태에 따라 트랜지스터Q14 콜렉터에 제6도 (6c)의 파형(c) 및 제7도 (7c)와 같이 나타난다. 상기 수평동기 분리회로(4)의 출력인 제6도 (6b)의 파형(b)와 수평동기 상기 지연보상회로(5)의 출력인 제6도 (6c)의 파형(c)는 각각 수평동기 출력회로(6)의 트랜지스터 Q12,Q13의 베이스에 입력된다. 상기 수평동기 출력회로(6)는 토랜지스터 Q12,Q13과 저항 R33으로 이루어진 "노아(NOR)"게이트회로이므로 수평동기 신호출력은 제6도 (6d)의 파형(d)나 제7도 (7d)와 같은 형태로 정방향 합성 비디오 신호로부터 지연의 보상된 수평동기신호를 수평동기 출력단(0_H)으로 출력해 낼 수 있다.

제7도 (7b)와 (7d)는 각각 종래의 수평동기신호와 본 발명에 의한 지연이 보상된 수평동기신호를 나타내고 있다.

다음으로 제3도의 구체회로도와 제8도 (8a)-(8c)의 파형도를 참조하여 수직동기신호를 분리출력하는 회로구성의 동작관계를 설명한다.

상기 수평동기 분리회로(4)의 트랜지스터 Q9의 콜렉터에서 출력된 제6도 (6b)의 파형(b)는 수직동기필터회로(7)인 트랜지스터 Q18의 베이스로 입력된다. 제6도 (6b)의 파형(b)가 "하이(high)"전압일때는 트랜지스터 Q18이 "온"되고, "로우(1ow)"전압일때는 트랜지스터 Q18이 "오프"된다. 상기 트랜지스터 Q18의 온/오프에 의해 트랜지스터 Q19,Q20의 동작에 따라 출력이 트랜지스터 Q21의 베이스에 입력되어 트랜지스터 Q21의 에미터에는 트랜지스터 Q18의 베이스파형과 위상이 반대인 역방향 비디오 신호가 나타나게 된다.

제8도 (8a)의 파형은 입력신호인 정방향 합성비디오 신호의 수직 블랭킹 기간을 나타낸 것으로, 여기서(a)와 (c)는 동화펄스기간(3_H)을 나타내며,(b)는 수직동기 펄스기간(3_H)을 나타낸다. 역방항 비디오 신호가 저항 R23 및 캐페시터 C3로 이루어진 수직동기필터인 적분기를 통과하면 펄스유지기간이 긴 수직동기펄스기간에 대응하는 (b)기간 동안만 이교전압 발생회로(9)의 비교건압[제8도 (8b)의 파형(e)]보다 큰 전압이 발생되어 제8도 (8b)와 같은 파형을 나타내게 된다. 여기서 파형(e)는 비교전압 발생회로(9)의 비교전압을 나타내며, (d)는 수직동기 펄스 기간동안의 적분기 전압을 나타낸다.

상기 저항 R24, 캐패시터 C3에 의해 적분기 전압은 비교회로(8)의 트랜지스터 Q29의 베이스에 입력되고, 비교전압 발생회로(9)의 R29,R30에 의한 비교전압은 트랜지스터 Q30의 베이스에 입력된다. 따라서 게8도 (8b)에서와 같이 적분기 파형(d)가 비교전압(e)보다 클때 즉, 수직동기 펄스기간 동안에서 상기 트래지스터 Q29가 오프되므로 수직동기 출력회로(10)의 트랜지스터 Q28이 "오프"되어 수직동기 출력단자(Ov)를 통해 제8도 (8c)의 파형(f)와 같이 수직동기 신호가 TTL레벨로 출력하게 된다.

따라서 등화펄스 및 수평동기펄스가 제거된 고품질의 수직동기신호를 정방향 합성비디오 신호로부터 분리 출력 해낼 수 있다. 마지막으로 제3도의 구체회로도와 제9도 (9a)-(9d)의 파형도를 참조하여 수직동기신호와 지연이 보상된 수평동기 신호의 합성신호인 합성동기신호를 얻는 동작관계를 상술한다.

상기 수평동기 지연보상회로(5)의 트랜지스터 Q17과 수평동기 분리회로(4)의 트랜지스터 Q9의 콜렉터 파형을 입력으로 하는 트랜지스터 Q24 및 저항 R23에 의해 합성동기 출력회로(11)의 트랜지스터 Q25의 베이스에는 제9도의 (9b)와 같은 파형이 입력되고, 합성동기 출력회로(11)의 또 하나의 입력인 수직동기신호는 비교회로(8)의 트랜지스터 Q30의 콜렉터에서 트랜지스터 Q27베이스로 입력된다.

제9도 (9a)파형은 제8도 (8a)파형과 동일파형으로 합성동기 출력회로(11)의 트랜지스터 Q25와 Q26,Q27 및 저항 R25와 R35는 "오아(OR)"게이트를 형성하므로 제9도의 (9b)와 (9c)를 "오아"시키면 파형(9d)와 같은 수평 및 수직동기 신호가 합성된 합성동기신호가 합성동기신호 출력단자(Oc)를 통해 TTL레벨로 출력하게 된다. 제9도 (9c)파형은 트랜지스터 Q27 베이스로 입력되는 수직동기신호를 나타낸다.

상술한 바와 같이 본 발명의 집적회로는 단일 칩으로 수평동기의 지연이 보상된 수평동기신호 및 합성동기신호, 수직동기신호를 모두 얻을 수 있으며, 특히 수평동기신호의 지연이 보상되므로 수평동기신호의 지연이 문제가 되는 정밀한 영상시스템에서의 동기지연문제가 해결되어 영상지스템의 기준동기신호로서 사용이 용이한 잇점이 있으며, 또한 수평동기신호의 펄스폭이 문제가 되는 시스템에서는 수평동기 지연보상회로내의 저항 R34와 캐패시터C4를 변화시켜 임의로 요구되는 수평동기신호의 펄스폭을 출력해낼 수 있는 장점이 있다.

Claims (1)

1. 합성비디오 신호로부터 수평동기신호, 수직동기신호 및 합성동기신호를 동시에 출력하는 집적회로에 있어서, 상기 합성비디오 입력단(a)으로 입력되는 입력 합성비디오 신호의 위상을 반전하는 인버어터회로(1)와, 상기 인버어터회로(l)에서 출력되는 합성비디오 신호로부터 고주파신호를 제거하기 위한 수평동기필터회로(2)와, 상기 수평동기 필터회로(2)의 출력신호로부터 수평동기신호를 분리하기 쉽게 클램프하는 클램프회로(3)와, 상기 클램프회로(3)로부터 클램프되어 출력되는 신호에서 수평동기신호를 분리하기 위한 수평동기 분리회로(4)와, 상기 클램프회로(3)에서 클램프되어 출력되는 신호의 지연을 보상하는 수평동기 지연보상회로(5)와, 상기 수평동기 분리회로(4)의 출력신호를 수평동기 지연보상회로(5)의 출력신호에 의해 지연이 보상된 수평동기신호를 TTL레벨의 신호로 변환하여 수평동기 출력단(O_H)으로 출력하는 수평동기출력회로(6)와, 클램프회로(3)에서 상기 클램프되는 출력으로부터 상기 수평동기신호 및 동화펄스를 제거하기 위한 수직동기필터(7)와, 상기 수직동기필터(7)의 출력신호와 비교전압을 비교하여 수직동기를 분리하는비교회로(8)와, 상기 비교회로(8)에 비교전압을 공급하는 이교전압 발생회로(9)와, 상기 비교회로(8)에서 분리한 수직동기신호를 TTL레벨로 변환하여 수직동기 출력단(Ov)으로 출력하는 수직동기 출력회로(10)와, 상기 비교회로(8)의 출력 수직동기신호와 상기 수평동기 출력회로(6)토 입력되는 지연이 보상된 수평동기 신호를 합성하여 합성동기 출력단(Oc)으로 출력하는 합성동기 출력회로(l1)로 구성됨을 특징으로 하는수평동기 지연이 보상된 동기신호분리 집적회로.

Images