KR900006076Y1

KR900006076Y1 - 첨두치형 자동이득 조절회로

Info

Publication number: KR900006076Y1
Application number: KR2019870021252U
Authority: KR
Inventors: 이문기
Original assignee: 금성일렉트론 주식회사; 최근선
Priority date: 1987-11-30
Filing date: 1987-11-30
Publication date: 1990-06-30
Also published as: KR890011856U

Abstract

내용 없음.

Description

첨두치형 자동이득 조절회로

제1도는 종래의 자동이득 조절 회로도.

제2도는 종래의 노이드 제거회로를 포함한 자동이득 조절 회로도.

제3도는 본고안에 따른 자동이득 조절 회로도.

제4도는 제3도의 각부 파형도.

* 도면의 주요부분에 대한 부호의 설명

2 : 전류 미터회로 3 : 파동 증폭 회로

Q₁∼Q₇: 트랜지스터 R : 저항

C : 콘덴서

본고안은 첨두치형 IF(중간주파) 자동이득 조절회로에 관한 것으로 특히 동기 신호를 이용하여 잡음과는 무관하게 동작되도록 한 IF자동이득 조절 회로에 관한 것이다.

종래의 기술 구성은 제1도에서 보는 바와 같이 비데오 입력단(V_in)이 트랜지스터(Q₁)(Q₂)로 구성된 차동증폭회로(1)의 트랜지스터(Q₁) 베이스에 접속되여 트랜지스터(Q₂)의 베이스는 기준 바이어스 전압단(V_B)과 연결되고, 상기 트랜지스터(Q₁)(Q₂)의 콜렉터는 에미터가 전원단(V_CC)에 접속된 트랜지스터(Q₄)(Q₃)의 베이스에 각각 접속되며 트랜지스터(Q₃)의 콜렉터는 트랜지스터(Q₅)의 콜렉터와 베이스 및 트랜지스터(Q₆)의 베이스에 각각 접속되고, 트랜지스터(Q₄)의 콜렉터는 트랜지스터(Q₆)의 콜렉터에 접속되어 콘덴서(C)와 비데오 출력단(V_out)에 접속되고, 트랜지스터(Q₅)(Q₆)의 에미터는 접리 접속되는 구성으로, 상기 회로 구성의 동작 상태를 살펴보면 다음과 같다.

비데오 입력단(V_in)으로 기준 바이어스 전압(V_B)보다 큰 TV신호인 비데오 신호가 인가되면 차동증폭회로(1)이의 트랜지스터(Q₁)가 구동되어 트랜지스터(Q₄)를 구동시키며, 차동증폭회로(1)의 트랜지스터(Q₂)는 오프시켜 트랜지스터(Q₃)(Q₅)(Q₆)로 각각 오프시키게 된다.

그러므로 상기 트랜지스터(Q₄)의 구동으로 전원(V_CC)은 트랜지스터(Q₄)를 거쳐 콘덴서(C)에 충전되며 동시에 비데오 출력단(V_out)으로 하이(h)신호를 출력시키게 된다.

그러나 비데오 입력단(V_in)으로 인가되는 비데오 신호가 기준 바이어스 전압(V_B)보다 작으면 이때에는 트랜지스터(Q₁)가 오프되고 트랜지스터(Q₂)가 구동되게 된다.

상기 트랜지스터(Q₁)의 오프에 따른 트랜지스터(Q₄)가 오프되고 트랜지스터(Q₂)의 구동에 따라 트랜지스터(Q₃)(Q₄)(Q₆)의 각각 구동되어 콘덴서(C)에 충전된 전류는 트랜지스터(Q₆)를 거쳐 방전하게 되고 비데오 출력단(V_out)으로 출력되는 전입은 로우(L)상태로 떨어지게 된다.

여기서 상기 콘덴서(C)에 충전된 전류가 방전되는 시간은 비데오 입력단(V_in)으로 인가되는 동기 신호의 폭(T)동안 방전하게 되는데, 동기 신호는 15(KUZ)로 인가되므로 정상 동작시 비데오 출력단(V_out)의 직류 전압 레벨은 15(KUZ)의 주기로 콘덴서(C)의 충·방전에 따라 하이·로우로 변화한다.

결과적으로 이 직류 전압 레벨에 비례하는 전압 또는 전류를 앞단의 앰프는 피이드백시켜 앰프의 이들을 자동으로 조정하게 된다.

이것이 자동 이득 조절회로의 기본 동작이다.

그러나 상기와 같은 기존의 자동 이득 조절회로에서 노이드를 포함시킨 비데오 신호가 비데오 입력단(V_in)으로 인가되어 기준 바이어스 전압(V_B)보다 낮을시에는 자동이득 조절회로가 이 노이드 신호에 대해 반응을 하여 노이즈가 들어오는 시간동안 콘덴서(C)에 충전된 전류는 방전하게 된다.

그러므로 이 노이즈가 입력되면 자동이득 조절회로가 정상 동작을 할수 없게 되는데 첨두치형 자동이득 조절회로에서는 노이즈 제거회로가 포함된 자동 이득 조절회로를 제2도에 나타내었다.

제2도에서 (1)비데오 입력단(V_in)의 입력신호가 없을때, 트랜지스터(Q₇₂)의 베이스 베이어스 전압은 6.03[V]이고, 트랜지스터(Q₇₁)의 베이스 베이어스 전압은 3.71[V]로써 트랜지스터(Q₇₁)는 오프 상태이다.

그러므로 트랜지스커(Q₆₉)(Q₇₃)는 오프되어 트랜지스터(Q₆₆)(Q₆₇)도 오프된다.

또한 트랜지스터(Q₈₂)의 베이스 바이어스는 2.37V이고 트랜지스터(Q₇₇)의 베이스 바이어스는 트랜지스터(Q₇₂)와 같이 되어 6.03[V]이며, 트랜지스터(Q₈₂)도 오프되어 트랜지스터(Q₇₄)(Q₈₅)(Q₈₆)가 오프된다.

이때 콘덴서(CA₃)는 충전되며 충전전류 IC(Q₆₈)는 IC(Q₆₈)=V_CC-V_BE(Q₆₈)-V_B(Q₆₈)/R₈₄=(12-0.74-11.7)/6.2K=0.9(mA)이다.

핀 4의 전압은 증가 하다가 트랜지스터(Q₁₆₈)의 콜렉터 전압이 Vagc·max에 달하면 트랜지스터(Q₁₆₈)는 온 되어 IC(Q₆₈)의 전류는 트랜지스터(Q₁₆₈)는 통체 흐르게 된다.

여기서 Vagc·max와 V(pin4)·max 0는 Vagc·max=Vz(Q₁₆₃)+V_BE(Q₁₆₇)+V_BE(Q₁₆₈)=5.6+2×0.74=7.08[V] V(pin4)·max=Vagc·max+Zc(Q₆₈)(R₈₃+R'₂₈₀)=7.08+0.09(10.1+1.4)=8.12[V]이다.

이때 ViF앰프로 유입되는 전류(Iage·max)는 Iagc·max=Ic(Q₁₈₇)=IC(Q₁₈₅)=IC(₁₈₄)=Vagc·max-V_BE(Q₁₆₉)-V_BE(Q₁₈₂)-V_BE(Q₁₆₆)-V_BE(Q₁₆₆)-V_B(Q₁₆₅)/R₂₇₆=(7.08-2×0.74-2×0.68-0.87)/3.3=1.02[mA] 이다.

(2)비데오 입력단(Vin)의 입력신호가 큰 경우, 입력되는 비데오 신호의 레벨이 커서 비데오 신호의 동기 신호 선단이 V_B(Q₇₁)=3.71V이하로 되면 트랜지스터(Q₇₂)는 오프되고 트랜지스터(Q₇₁)는 온 된다.

그러므로 트랜지스터(Q₆₉)는 외되고 트랜지스터(Q₆₆)가 온되며, 트랜지스터(Q₆₈)는 오프된다.

상기 트랜지스터(Q₆₈)의 오프에 따라 콘덴서(CA₃)에 충전된 전류는 트랜지스터(Q₆₆)통해 방전하게 된다.

V_B(Q₆₉)=V_CC-R₈₉·I(Q₇₅)=12-6K×0.5=9V V_B(Q₆₆)=V_BE(Q₆₇)=R₈₀[V_CC-V_BE(Q₆₉)]/R₆₈=0.74+6.8(12-0.68-9)/5.7=3.51[V]이다.

따라서 방전전류 IC(Q₆₆)는 IC(Q₆₆)=V_B(R₆₆ℓ-V_BE(Q₆₆)/R₈₁=(3.51-0.74)/1K=2.77[mA]이다.

Iagc가 ViF에 공급되기 위한 핀4의 최소전압은 V(pin4)=V_B(Q₁₆₅)+(V_BE)(Q₁₆₅)+V_B _E(Q₁₆₆)+V_BE(Q₁₈₂)+V_BE(Q₁₆₉)=0.87-0.68×2+0.74×2=3.71V 이다.

방전을 시작하여 핀4의 전압이 3.71V가 되는 시간은이다.

그러므로이다.

(3) 노이즈입력시(Black level), 입력으로 V_B(Q₈₂)=2.37V이하의 블랙레벨노이즈가 인가되면 트랜지스터(Q₇₂)(Q₇₇)는 오프되며 트랜지스터(Q₇₁)(Q₈₂)는 구동하게 되고, 또한 트랜지스터(Q₇₃)(Q₇₄)는 포화되어 트랜지스터(Q₆₉)의 베이스 전압이 V_CC-V_CC·sat(Q₇₃)이 되므로 트랜지스터(Q₆₉)는 오프된다.

트랜지스터(Q₈₅)의 베이스 전압은 V_B(Q₈₅)=V_BE(Q₈₆)+R'₁₀₅V_CC-V_CE·sat(Q₇₃)-V_BE(Q₈₆)/(R₁₀₂+R'₁₀₅)=0.74+0.5(12-1.2-0.74)/(10.2+0.5)=1.26V

따라서 노이즈 입력시 방전전류 IC(Q₈₅)는, IC(Q₈₅)=V_B(Q₈₅)/R'₁₀₃=(1.26-074)/2K=0.26mA

즉, 노이즈 입력시의 방전전류는 입력신호가 큰 경우의 10%정도로써 자동이동 조절이 느리게 응답한다.

그러나 이와 같이 동작되는 노이즈 제거 회로가 포함된 기존의 침두형 자동이들 조절 회로는 그 구성이 매우 복잡하게 되어 있어 원가상승의 문제점이 있었다.

이에 본고안은 상기한 문제점을 개선시키기 위해 안출된 것으로써, 동기신호에 의해 자동 이득 조절회로가 동작되도록 회로를 구성하여 노이즈의 입력시 콘덴서에 충전된 전류가 방전을 하지 못하도록 하므로써 노이즈에 대해 무관하게 동작되도록 한 것으로 이하 그의 기술 구성을 첨부된 도면에 따라 설명하면 다음과 같다.

제3도는 본고안에 따른 첨두치형 자동이득 조절회로를 나타낸 것으로 그의 연결구성을 살펴보면, 동기 신호 입력단(V_sync)은 저항(R)을 거쳐 에미터가 접리된 트랜지스터(Q₇)의 베이스에 접속되고, 트랜지스터(Q₇)의 콜렉터는 트랜지스터(Q₃)(Q₄)로 구성된 전류미터회로(2)의 트랜지스터(Q₃)베이스와 트랜지스터(Q₄) 콜레터 및 베이스에 각각 접속되고, 상기 트랜지스터(Q₃)(Q₄)의 에미터는 접리 접속되며 그의 콜렉터는 트랜지스터(Q₁)(Q₂)의 콜렉터에 각각 접속되고, 상기 트랜지스터(Q₁)의 콜렉터는 콘덴서(C)와 연결되어 비데오 출력단(V_out)에 접속되고 트랜지스터(Q₁)(Q₂)의 콜렉터는 전원단(V_CC)에 각각 전속되며 베이스는 차동 증폭회로(3)의 트랜지스터(Q₅)(Q₆) 콜렉터가 각각 전속되고 상기 트랜지스터(Q₅)의 베이스는 기준 베이어스 전압단(V_B)에 접속되며 트랜지스터(Vin)의 베이스는 비데오 입력단(V_in)에 접속되는 구성으로 상기 회로 구성의 동작 상태 및 작용효과를 첨부된 도면에 따라 설명하면 다음과 같다.

제3도에서 동기 신호 입력단(V_sync)으로 제4도의 (b)와 같은 동기신호가 입력 인가되어 저항(R)을 거쳐 트랜지스터(Q₇)의 베이스에 인가되는데 동기 신호의 T_i구간에서는 트랜지스터(Q₇)가 오프되고 차동증폭회로(3)의 트랜지스터(Q₆) 베이스로는 제4도의 (a)와 같은 비데오 신호가 비데오 입력단(V_in)을 통해 인가되므로 이때의 비데오 신호는 로우(L)상태로 되어 트랜지스터(Q₆)를 오프시키며 트랜지스터(Q₅)를 구동시키게되고, 출력축의 트랜지스터(Q₁)는 오프되며 전류 미터회로(2)의 트랜지스터(Q₃)(Q₄)와 트랜지스터(Q₂)는 각각 구동되므로 콘덴서(C)에 이전에 충전된 전류는 상기 트랜지스터(Q₃)를 통해 방전하게 된다.

그리고 동기신호 입력단(V_sync)으로 인가되고 동기 신호가 T₂구간 일때에는 트랜지스터(Q₇)가 구동되며 전류미터회로(2)의 트랜지스터(Q₃)(Q₄)를 각각 오프시키므로 출력측의 트랜지스터(Q₁)를 구동시키게 되고, 트랜지스터(Q₂)를 오프시키며 차동 증폭회로(3)의 트랜지스터(Q₅)를 오프시키고 트랜지스터(Q₆)를 온 시키게 되고, 상기 트랜지스터(Q₁)의 구동으로 전원(V_CC)은 트랜지스터(Q₁)거쳐 콘덴서(C)에 충전되게 된다.

그러므로 비데오 입력단(V_in)으로 인가되는 제4도의 (a)와 같은 비데오 신호 중에 노이즈 신호(A)가 포함되어 인가되더라도 전류미터 회로(2)의 트랜지스터(Q₃)(Q₄)로 각각 오프시키므로 콘덴서(C)의 방전류트가 막혀 노이즈 신호에 무관하게 동작된다.

따라서 본고안에 따른 침두치형 자동 이득 조절회로는 이상이 설명에서와 같이 동기 신호에 의해 간단한 자동이득 조절회로가 동작되도록 하므로서 기존의 노이즈 제거 회로가 포함된 침두치형 자동 이득 조절 회로보다 그 구성이 간결하게 되어 원가가 절감되는 효과가 있으며 노이즈에 무관하게 동작하는 효과를 갖게 된다.

Claims

차동증폭회로(3)와 트랜지스터(Q₁) 및 콘덴서(C)를 포함하는 자동이득 조절회로에 있어서, 동기신호 입력단(V_sync)이 저항(R)을 거쳐 에미터가 접지접속된 트랜지스터(Q₇)의 베이스에 접속되고 트랜지스터(Q₇)의 콜렉터는 전류미터회로(2)의 트랜지스터(Q₃)(Q₄)베이스와 콜렉터에 각각 접속되고 상기 트랜지스터(Q₃)(Q₄)의 콜렉터는 에미터는 에미터가 전원단(V_CC)에 연결된 트랜지스터(Q₁)(Q₂)의 콜렉터에 각각 접속되며 트랜지스터(Q₁)(Q₂)의 베이스는 차동 증폭회로(3)의 트랜지스터(Q₆)(Q₅)콜렉터에 각각 접속되어 트랜지스터(Q₁)의 콜렉터에 연결된 콜렉터(C)의 충·방전을 제어하여 노이즈에 부관하게 동작되도록 구성한 것을 특징으로 하는 침두치영 자동이득 조절회로.