KR900006013Y1 - 문자 발생메모리 데이타의 충돌 방지회로 - Google Patents
문자 발생메모리 데이타의 충돌 방지회로 Download PDFInfo
- Publication number
- KR900006013Y1 KR900006013Y1 KR2019870022664U KR870022664U KR900006013Y1 KR 900006013 Y1 KR900006013 Y1 KR 900006013Y1 KR 2019870022664 U KR2019870022664 U KR 2019870022664U KR 870022664 U KR870022664 U KR 870022664U KR 900006013 Y1 KR900006013 Y1 KR 900006013Y1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- signal
- ram
- output
- data buffer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/222—Control of the character-code memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 회로도.
제 2 도는 본 고안에 따른 문자 발생 메모리 데이타의 충돌방지회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : CG-롬 2' : D-램 어레이
3, 5 : D플립플롭 4, 9 : 데이타 버퍼
6 : 쉬프트레지스터 7 : 브라운관
8 : 시스템 데이타 버스 IC1: 노아게이트
IC1: 인버터
본 고안은 켈릭터 제너 레이터(Character Generator)(이하 "CG"라함) 메모리에 관한 것으로 특히 CG-롬과 D-램 어레이에 적당하도록한 문자 발생 메모리 데이타의 충돌방지 회로에 관한 것이다.
종래의 기술 구성은 제1도에서 보는 바와 같이, CG-롬(1)의 출력은 D-램(2)의 출력측과 연결되어 D플립플롭(3)(5)의 입력단(D)으로 인가되도록 구성하고, D플립플롭(5)의 트리거신호(T)는 T클럭(문자 클럭)에 연결되며 이의 출력(Q)은 쉬프트레지스터(6)에 연결되고, 쉬프트레지스터(6)는 도트클럭에 의해 비데오 데이타를 브라운관(7)으로 전송하고, 한편 D플립플롭(3)의 트리거신호(T)는 BUSRQ(버스 요구 신호)에 연결되며 이의 출력은 데이타 버퍼(4)에 연결되고, 상기 데이타 버퍼(4)의신호는 D-램 리드신호와 연결되고 이의 출력은 시스템 데이타 버스(8)에 D-램(2)의 입력단으로 인가되도록한 구성으로, 상기 회로 구성의 동작상태를 살펴보면 기본적으로 CG-롬(1)과 D-램(2)의 폰트데이타는 D플립플롭(3)(5)의 입력단(D)으로 각각 인가되는데, D플림플롭(5)은 T크럭(문자 클럭)신호에 의해 트리거되어 입력단(D)으로 인가된 포토 데이타가 래치되고 그 데이타 신호는 로드 신호에 의해 쉬프트레지스터(6)에 병렬로 로드되어 도트클럭에 의해 직렬로 브라운관(7)에 전송되어 화상은 표시하게 된다.
한편 D플립플롭(3)에서 BUSRQ(버스 요구)신호는 시스템 데이다 버스(8)로 부터의 D-램(2)의 리드/라이트(Read/Write) 시 발생되는 신호이다.
먼저 시스템 데이타 버스(8)로 부터의 D-램 라이트시에는 D-램(2)의의 신호에 의해 D-램(2)의 데이타입력신호단(Din)을 통해 라이트된다.
이때 RUSRQ 신호는 D-램의 리드/라이트시에 발생됨으로 D플립플롭(3)에 래치된 CG-롬(1)의 스크린데이타가 시스템 데이타 버스(8)의 데이타와 충돌을 막기 위해 데이타 버퍼(4)를 사용하여 데이타 버퍼(4)의 CE(칩인에이블)핀에 D-램신호를 인가시킨다.
따라서 D-램의 라이트시에는 데이타 버퍼(4)의 D-램신호가 액티브(Active) 상태로 되지 않았으므로 시스템 데이타 버스(8)와의 충돌을 방지할수 있게 된다.
그리고 시스템 데이타 버스(8)로 부터의 D-램 리드시에는 D-램(2)의리드신호에 의해 D-램(2)의 출력단(Dout)을 통해 D-램의 데이타가 출력된다.
이때 출력된 데이타는 BUSRQ신호에 의해 D플립플롭(3)에 래치되고, D-램신호에 의해 시스템 데이타버스(8)로 출력된다.
상기와 같은 동작되는 기존의 회로에 있어서는 D-램의 데이타 입력단과 데이타 출력단이 분리되어 있으나, 고가의 D-램 대신에 저가의 D-램 어레이를 사용할 경우 데이타 입, 출력단이 분리되어 있지 않아 시스템데이타 버스로 부터의 리드/라이트시 시스템데이타 버스와 스크린 데이타와의 충돌이 발생외는 문제점이 있었고, 원가 상승의 문제점이 있었다.
이에 본 고안은 상기한 문제점을 개선시키기 위해 안출된 것으로서, 간단한 회로를 연결구성시켜 고가의 D-램 대신에 저가의 D-램어레리를 사용하여도 시스템 데이타 버스로 부터의 리드/라이트시 시스템 데이타버스와 스크린 데이타와의 충돌을 방지시키며 패턴설계를 용이하게 하도록한 것으로, 이하 그의 기술 구성을 첨부된 도면에 따라 설명하면 다음과 같다.
제2도는 본 고안에 따른 문자 발생 메모리 데이타의 충돌 방지회로를 나타낸 것으로 그의 연결 구성을 살펴보면, GS-롬(1)의 출력은 D플립플롭(3)(5)의 입력(D)에 연결되고 D-램어데이(2')의 입,출력단(Din/Dout)은 입, 출력이 분리된 데이타 버퍼(4)의 출력단(out)과 데이타 버퍼(9)의 입력단에 각각 접속되고, 상기 데이타버퍼(9)의 출력은 D플립플롭(5)의 입력단(D)에 연결되며 D플립플롭(5)의 트리거입력(T)은 T크럭(문자 클럭)신호에 연결되고 이의 출력은 쉬프트레지스터(6)를 거쳐 브라운관(7)에 접속되고, 상기 D플립플롭(3)의 출력은 입, 출력이 분리된 데이타 버퍼(4)의 입력단(In)에 연결되며 데이타 버퍼(4)의 출력은 시스템데이타 버스(8)와 연결되고, 노아게이트(IC1)의 반전 입력단으로는 D-램신호와(Write enable)신호가 각각 인가되어 노아게이트(IC1)의 출력단이 데이타 버퍼(4)의 CS(Chipselect)단에 접속되고, 상기 D-램 리드신호는 데이타 버퍼(4)의 DE(Direction)단에 연결되고신호는 D-램 어데이(2')와 연결되어 인버터(I1)를 거쳐 데이타 버퍼(9)의 CE(칩인에이블)단에 연결되는 구성으로, 상기 회로구성의 동작 상태 및 작용효과를 첨부된 도면에 따라 설명하면 다음과 같다.
제2도에서, CG-롬(1)과 D-램 어레이(2)의 폰트 데이타는 T크럭(문자 클럭)에 의해 트리거된 D플립플롭(5)에 래치되며, 로드 신호에 의해 병렬로 로드되어 도트클럭에 의해 직렬로 브라운관(7)에 전송됨으로 원하는 화상을 표시하게 된다.
그리고, BUSRQ신호는 시스템 데이타 버스로 부터 D-램 리드/라이트시 발생되는 신호이다.
먼저 시스뎀 데이타 버스(8)로 부터의 D-램 라이트시에는신호가 로우(L)이고 D-램신호가 하이(H)임으로 노아게이트(IC1)를 거쳐 데이타 버퍼(4)의 CS단으로 로우(L)신호가 인가되며 DE단으로 하이(H)신호가 인가되어 데이타 버퍼(4)의 방향이 결정된다.
상기에 따라 시스템 데이타 버스(8)의 데이타는 양 방향성 데이타 버퍼(4)의 출력단(out)을 통해 D-램 어레이(2')에 인가됨으로 시스템 데이타 버스(8)와 스크린 데이타와의 충돌을 방지시키게된다.
이때 BUSRQ신호는 D-램의 리드 및 라이트시에는 발생됨으로 D플립플롭(3)에 래치된 CG-롬(1)의 스크린에 데이타가 시스템 데이타 버스(8)와의 충돌을 방지시키기 위해 데이타 버퍼(4)의 CS와 DE 단자에 D-램신호를 사용하는데, 시스템 데이타 버스로 부터의 D-램 리드시에는 D-램 어데이(2')가리드신호에 D-램 데이타가 그의 입, 출력단(Din/Dout)을 통해 출력되고, D-램 리드시에는신호가 하이(H)가 되고 이 신호는 인버터(I1)를 거쳐 로우(L)로 반전된후 데이타 버퍼(9)의 CE단에 인가되어 데이타버퍼(9)를 액티브 시킴으로 D-램 어데이(2')의 출력 데이타가 데이타 버퍼(9)를 거쳐 BUSRQ 신호에 의해 D플립플롭(3)에 래치되고, 그리고 D-램신호는 데이타 버퍼(4)의 방향을 조절하여 시스템 데이타 버스(8)로 데이타를 출력시키게 된다.
따라서, 본 고안에 따른 문자 발생 메모리 데이타의 충돌 방지회로는 이상의 설명에서와 같이, 간단한 회로를 연결구성시켜 고가의 D-램대신에 저가의 D-램 어레이를 사용하여도 시스템 데이타로 부터의 리드 및 라이트시 시스템 데이타 버스와 스크린 데이타와의 충돌을 방지시키게 되며, PCB 기판의 사이즈가 줄어 들고 패턴 설계가 용이하게 될뿐만 아니라 원가가 절감되는 효과를 갖게 된다.
Claims (1)
- CG-롬(1), D플립플롭(3)(5), 쉬프트레지스터(6) 및 데이타 버퍼(9)를 포함하는 문자 발생 메모리 회로에 있어서. CG-롬(1)의 출력이 D플립플롭(3)(5)의 입력과 데이타 버퍼(9)의 출력에 각각 연결되고, D-램 어레이(2')의 입, 출력단(Din/Dout)은 데이타 버퍼(9)의 입력단에 접속되며 동시에 입,출력이 분리된 양 방향성 데이타 버퍼(4)의 출력단(Out)에 접속되고, 상기 데이타 버퍼(9)의 CE단자에는신호의 반전된 신호를 연결하여 시스템 데이타 버스(8)로 부터 게이트된 데이타와 스크린 데이타와의 충돌을 방지하도록 구성하고, D플립플롭(3)의 트리거 입력 신호에는 D-램의 리드/라이트시 발생되는 BUSRQ신호를 연결하여 그의 출력단(Q)이 데이타 버퍼(4)의 입력단(ln)에 접속되고, 노아게이트(IC1)의 반전 입력단에는신호와 D-램신호가 연결되어 그의 출력이 데이타 버퍼(4)의 CS단에 연결되고, D-램신호를 다시 데이타 버퍼(4)의DE단에 연결시켜 D-램의 라이트시 BUSRQ신호에 의해 래치된 스크린 데이타와 시스템 데이타 버스(8)와의 충돌을 방지시키도록 구성한 것을 특징으로 하는 문자 발생 메모리 데이타의 충돌 방지회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870022664U KR900006013Y1 (ko) | 1987-12-22 | 1987-12-22 | 문자 발생메모리 데이타의 충돌 방지회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870022664U KR900006013Y1 (ko) | 1987-12-22 | 1987-12-22 | 문자 발생메모리 데이타의 충돌 방지회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890014221U KR890014221U (ko) | 1989-08-10 |
KR900006013Y1 true KR900006013Y1 (ko) | 1990-06-30 |
Family
ID=19270583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019870022664U KR900006013Y1 (ko) | 1987-12-22 | 1987-12-22 | 문자 발생메모리 데이타의 충돌 방지회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR900006013Y1 (ko) |
-
1987
- 1987-12-22 KR KR2019870022664U patent/KR900006013Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR890014221U (ko) | 1989-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5984289A (ja) | 画像信号出力装置 | |
JPH033314B2 (ko) | ||
US4987535A (en) | Interruption control circuit | |
KR900006013Y1 (ko) | 문자 발생메모리 데이타의 충돌 방지회로 | |
JPS61500813A (ja) | 逐次スキャンに応用するための改良された半導体メモリ素子 | |
JPS60225887A (ja) | Crtデイスプレイ装置 | |
US5206932A (en) | Flexible frame buffer architecture having adjustable sizes for direct memory access | |
EP0899741B1 (en) | Burst mode type semiconductor memory device | |
JPS5826B2 (ja) | リフレツシユメモリの時分割制御方式 | |
US5068648A (en) | Display controller having a function of controlling various display memories | |
EP0613115A2 (en) | Display data write control device | |
KR940002820Y1 (ko) | 그래픽 비트래치에 의한 라인 그래픽 래치회로 | |
JP3176144B2 (ja) | 同期型スタチックメモリ | |
KR890004221Y1 (ko) | 2바이트의 비데오 데이터 출력회로 | |
KR890002144Y1 (ko) | 레이저 프린터의 그래픽용 메모리 보오드 | |
JPH0126073B2 (ko) | ||
KR950000124Y1 (ko) | 프린터의 이미지버퍼 확장장치 | |
KR900003527Y1 (ko) | 데이타 송수신 집적회로용 디엠에이회로 | |
KR930000428Y1 (ko) | 다이나믹 램용 지연회로 | |
KR910001640Y1 (ko) | D-ram 확장회로 | |
KR970000273B1 (ko) | 퍼스널 컴퓨터에서의 한글처리장치 | |
KR0125586B1 (ko) | 레이저 프린터의 이미지 버퍼 클리어 장치 | |
KR900005905Y1 (ko) | 어트리뷰트 램(Attribute RAM)제어회로 | |
KR890005289B1 (ko) | 레이저 프린터의 비디오램 제어회로 | |
JPS6428787A (en) | Memory device for pipe line type picture processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19941228 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |