KR900005945Y1

KR900005945Y1 - 모니터의 영상 신호 중간 증폭회로

Info

Publication number: KR900005945Y1
Application number: KR2019870018913U
Authority: KR
Inventors: 박원구
Original assignee: 주식회사 금성사; 최근선
Priority date: 1987-10-31
Filing date: 1987-10-31
Publication date: 1990-06-30
Also published as: KR890009787U

Abstract

내용 없음.

Description

모니터의 영상신호 중간 증폭회로

제1도는 종래의 영상출력회로도.

제2도는 본 고안에 따른 영상 신호 중간 증폭회로도.

* 도면의 주요부분에 대한 부호의 설명

1 : 캐스코드 증폭회로 2 : 중간 증폭부

R₁₈~R₃₅: 저항 C₆~C₁₀: 콘덴서

Q₅~Q₁₁: 트랜지스터 VR₂: 가변저항

본 고안은 모니터의 영상출력회로에 관한 것으로 특히 영상신호를 중간 증폭하여 넓은 대역폭을 갖는 영출력신호를 발생시켜 고해상도용 모니터에 적당하도록한 모니터의 영상신호 중간 증폭회로에 관한 것이다.

종래의 모니터에 있어 영상출력회로의 구성은 제1도에서 보는 바와 같이, 영상신호입력단(Vin)이 콘덴서(C₁)와 저항(R₃)을 거쳐 트랜지스터(Q₁)의 베이스에 연결되고 콘덴서(C₁)와 저항(R₃)의 연결점은 저항(R₂)을 거쳐 접지접속되며 동시에 저항(R₁)을 거쳐 전원단(Vcc₁)에 접속되고, 트랜지스터(Q₁)의 콜렉터는 전원단(Vcc₁)에 접속되고 그의 에미터는 접지된 콘덴서(C₄)와 연결되어 콘덴서(C₂)와 저항(R₅) 및 가변저항(VR₁) 그리고 저항(R₆)을 순차거쳐 접지접속되고, 상기 가변저항(VR₁)의 중간단은 콘덴서(C₃)를 거쳐 캐스코드 증폭회로(1)의 트랜지스터(Q₃) 베이스에 연결되고 그 베이스는 저항(R₇)을 거쳐 전원(Vcc₁)에 접속되며 동시에 접지된 저항(R₈)과 연결되어 트랜지스터(Q₄)의 콜렉터에 접속되고, 트랜지스터(Q₄)의 베이스는 저항(R₁₄)을 거쳐 클램프펄스 입력단(CLP)에 연결되어 그의 에미터는 접지된 저항(R₁₆)과 콘덴서(C₅)에 각각 연결되어 저항(R₁₅)을 거쳐 전원(Vcc₁)에 접속되고, 캐스코드 증폭회로(1)의 트랜지스터(Q₂) 베이스는 저항(R₉)(R₁₀)에 의해 전원(Vcc₁)에 접속되며 그의 콜렉터는 저항(R₁₂)을 거쳐 전원(Vcc₂)과 접속되어 저항(R₁₃)을 거쳐 브라운관(CRT)의 캐소우드단에 연결되는 구성으로, 그의 동작상태를 살펴보면, 제1도에서 영상신호입력단(Vin)으로 영상신호가 인가되면 그 신호는 콘덴서(C₁)에 의해 DC성분이 차단되고 저항(R₁)(R₂)에 의해 바이어스가 결정되어 트랜지스터(Q₁)의 베이스에 인가되므로 영상신호는 트랜지스터(Q₁)의 에미터로 증폭되어 출력되고, 상기 증폭출력된 영상신호는 콘덴서(C₂)에 의해 DC성분이 차단되고 저항(R₅)(R₆)과 가변저항(VR₁)에 인가되어 가변저항(VR₁)의 중간조절단자에 의해 조절된 전압이 콘덴서(C₃)를 거쳐 캐스코드증폭회로(1)의 트랜지스터(Q₃) 베이스에 인가된다. 이때 영상구동증폭기인 트랜지스터(Q₃)의 베이스로 인가되는 신호의 크기는 가변저항(VR₁)의 조절에 따라 가변되도록 되어 있고, 직류바이어스 전압은 트랜지스터(Q₄) 및 그 주변회로로 구성된 클램프회로에 의해 정해지는데, 이때 직류클램프 전압은 {Vcc₁×R₁₅(R₁₅＋R₁Q＋Q₄의 Vcc포화전압으로 된다. 그러므로 클램프 펄스 입력단(CLP)으로 클램프 펄스가 인가되어 트랜지스터(Q₄)의 베이스에 인가되면 트랜지스터(Q₄)가 구동되며, 이때의 클램프 전압은 콘덴서(C₃)에 충전된 충전전압이 되고, 그리고 클램프 펄스가 인가되지 않은 기간동안에는 트랜지스터(Q₄)가 오프되며 이 기간중 트랜지스터(Q₃)의 직류바이어스 전압이 클램프 전압으로부터 거의 변화하지 않도록 저항(R₇)(R₈)과 콘덴서(C₃)의 값이 충분히 크게 되도록한다.

그러나 이와같이 동작되는 기존의 모니터 영상출력회로는 영상신호의 크기가 브라운관의 캐소우드에 인가되는 신호의 크기에 비해 매우 적으므로 고해상도용 모니터에 요구되는 넓은 주파수 대역을 만족시킬 수 없었다.

즉, 증폭단의 캐스코드회로의 이득폭은 {(이득－대역폭 : f_T)=증폭을 대역폭)}으로써 대역폭은 일정하므로 증폭률이 크면 좋은 주파수 대역폭을 기대할 수 없었다.

이에 본 고안은 상기한 문제점을 개선시키기 위해 안출된 것으로써, 영상출력의 넓은 주파수 대역을 얻기 위해 트랜지스터와 그의 주변회로로써 중간 증폭기를 구성하여 영상신호를 적절히 증폭시키므로써 영상출력단에서 넓은 주파수 대역의 영상신호출력을 얻도록 한 것으로, 이하 그의 기술구성을 첨부된 도면에 따라 설명하면 다음과 같다.

제2도는 본 고안에 따른 모니터의 영상신호 중간 증폭회로를 나타낸 것으로 그의 연결구성을 살펴보면, 영상신호 입력단(Vin)이 접지된 저항(R₁₈)과 콘덴서(C₆)를 거쳐 트랜지스터(Q₅)의 베이스에 접속되고, 트랜지스터(Q₅)의 베이스는 저항(R₁₇)을 거쳐 그의 콜렉터와 연결되어 베이스는 전원단(Vcc₁)에 접속되며 저항을(R₁₉)거쳐 접지접속되고 그의 에미터는 접지된 저항(R₂₀)과 연결되어 저항(R₂₁)과 콘덴서(C₇) 및 가변저항(VR₂)을 순차거쳐 접지접속되고, 상기 가변저항(VR₂)의 중간단자는 콘덴서(C₈)와 저항(R₂₂)을 거쳐 중간 증폭부(2)의 트랜지스터(Q₆)의 베이스에 연결되고 그 베이스는 저항(R₂₂)을 거쳐 전원단(Vcc₁)에 접속되며 동시에 저항(R₂₅)을 거쳐 접지단에 접속되고, 트랜지스터(Q₆)의 콜렉터는 트랜지스터(Q₇)의 베이스와 연결되어 저항(R₂₄)을 거쳐 전원단(Vcc₁)에 접속되고 그의 에미터는 접지된 저항(R₂₆)과 저항(R₂₇) 및 콘덴서(C₉)를 거쳐 트랜지스터(Q₈)의 베이스에 연결되고, 상기 저항(R₂₇)과 콘덴서(C₉)의 연결점은 에미터가 전원단(Vcc)과 연결된 트랜지스터(Q₇)의 콜렉터에 연결되고 트랜지스터(Q₈)의 베이스는 저항(R₂₈)을 거쳐 접지접속되며 동시에 다이오드(D₁)를 거쳐 클램프 펄스(CLP)가 베이스로 인가되는 트랜지스터(Q₁₁)의 콜렉터에 접속되고, 상기 트랜지스터(Q₈)의 콜렉터는 접지접속되고 그이 에미터는 저항(R₂₉)을 거쳐 전원단(Vcc₁)에 연결되는 구성으로, 그의 동작상태 및 작용효과를 첨부된 도면에 따라 살펴보면 다음과 같다.

제2도에서, 영상신호입력단(Vin)으로 인가된 영상신호는 콘덴서(C₆)에 의해 DC성분이 차단되고 저항(R₁₇)(R₁₉)에 의해 바이어스가 결정되어 트랜지스터(Q₅)의 베이스에 인가되므로 영상신호는 트랜지스터(Q₅)의 에미터로 증폭되어 출력되고, 상기 증폭출력된 영상신호는 콘덴서(C₇)에 의해 DC성분이 차단된 후 가변저항(VR₂)에 인가되어 가변저항(VR₂)의 중간조절 단자에 의해 조절된 전압이 콘덴서(C₈)를 거쳐 중간 증폭부(2)의 트랜지스터(Q₆) 베이스에 인가되게 된다.

이때 트랜지스터(Q₆)의 베이스로 인가되는 전압은 저항(R₂₃)(R₂₅)에 의해 바이어스 전압이 결정되게 되며 트랜지스터(Q₆)의 콜렉터 저항(R₂₄)은 트랜지스터(Q₇)의 베이스와 에미터간에 병렬로 연결되어 있다.

그러므로 트랜지스터(Q₆)의 콜렉터 전류는 {(Q₆의 베이스와 에미터 간 전압)÷R₂₄}으로 되며, 이 전류는 트랜지스터(Q₇)의 콜렉터 전류에 비하면 대단히 적으므로 저항(R₂₆)에 흐르는 신호 전류는 대부분 트랜지스터(Q₇)의 콜렉터 전류로 구성되고, 트랜지스터(Q₆)의 콜렉터 전류가 적으므로 트랜지스터(Q₆)의 베이스전류는 트랜지스터(Q₆)의 전류 증폭률비 만큼 적으며 이에 따라 저항(R₂₃)(R₂₅)의 저항값은 일반회로 구성의 경우보다 큰 값을 쓸수 없어 콘덴서(C₈)의 값은 작게된다.

상기 트랜지스터(Q₆)에 의한 에미터 전류는 트랜지스터(Q₇)의 콜렉터 전류에 비하면 대단히 적어서 무시할 수 있으므로 트랜지스터(Q₇)의 콜렉터 신호크기는 {(Q₆의 베이스입력신호)×(R₂₇＋R₂₆)÷(R₂₆)}으로 된다.

상기 신호는 콘덴서(C₉)에 의해 DC차단되고 트랜지스터(Q₁₁)와 다이오우드(D₁)에 의해 신호를 DC클램프하여 트랜지스터(Q₈)의 베이스에 인가되고, 트랜지스터(Q₈)의 출력은 캐스코드 증폭회로(1)의 트랜지스터(Q₉) 베이스에 인가된다.

여기서 각 콘덴서의 충전전압을 살펴보면, 콘덴서(C₇)의 충전전압(Vc₇)은, Vc₉=(Vcc₁×－0.7V : Q₅의 베이스와 에미터간 전압)이고, 콘덴서(C₈)의 충전전압(Vc₈)은, Vc₈=Vcc₁×이며, 콘덴서(C₉)의 충전전압(Vc₉)은 Vc₉={Vcc₁×－0.7V－0.7V－Q₁₁의 포화전압이다. (0.7V는 다이오우드(D₁)의 순방향전압)

다이오드(D₁)는 클램프 레벨 보상으로 유효하며 트랜지스터(Q₉)의 베이스에 인가되는 DC클램프 레벨은, (Q₈의 베이스와 에미터 간 순방향전압)＋(D₁의 순방향전압)＋(Q₁₁의 포화전압)으로 된다.

여기서 트랜지스터(Q₈)를 에미터 플로워(Emitter Follwer)로 구성하였는데, 이는 고해상도 영상출력회로에서 브라운관의 캐소우드의 부위 콘덴서를 보상하여 주파수 특헝을 높이도록 하며 또한 트랜지스터(Q₉)(Q₁₀)의 콜렉터 전류를 많이 흐르게하여 상대적으로 트랜지스터(Q₉)의 베이스 유입전류도 크게되므로 에미터 플로워를 쓰지 않으면 DC클램프 레벨의 안정을 해치게 된다.

따라서 본 고안에 따른 모니터의 영상신호 중간 증폭 회로는 이상의 설명에서와 같이, 간단한 구성의 중간 증폭회로를 구성시켜 영상신호를 적절히 증폭시키므로써 영상출력단에서 넓은 주파수대역의 영상신호를 얻도록하여 영상신호 처리회로의 고성능화로 고해상도 모니터에 적용할 수 있으며, 또한 제품의 품질향상으로 생산성이 증대하는 효과를 갖게 된다.

Claims

저항(R₁₇-R₂₁), 콘덴서(C₆~C₈), 트랜지스터(Q₅), 가변저항(VR₂)과 캐스코드증폭회로(1)를 포함하는 모니터의 영상 출력회로에 있어서, 콘덴서(C₈)의 일단이 중간 증폭부(2)의 저항(R₂₂)과 연결되어 저항(R₂₃)(R₂₅)에 의해 트랜지스터(Q₆)의 베이스에 접속되고, 트랜지스터(Q₆)의 콜렉터는 저항(R₂₄)을 거쳐 트랜지스터(Q₇)의 에미터와 연결되어 전원단(Vcc₁)에 접속되며 동시에 트랜지스터(Q₇)의 베이스에 접속되고, 트랜지스터(Q₆)의 에미터는 저항(R₂₆)(R₂₇)에 의해 트랜지스터(Q₇)의 콜렉터와 연결되어 콘덴서(C₉)를 거쳐 콜렉터가 접지된 트랜지스터(Q₈)의 베이스에 접속되고, 트랜지스터(Q₈)의 베이스는 저항(R₂₈)을 거쳐 전원단(Vcc₁)에 연결되며 다이오우드(D₁)를 거쳐 클램프 펄스(CLP)가 베이스로 인가되는 트랜지스터(Q₁₁)의 콜렉터에 접속되고, 트랜지스터(Q₈)의 에미터는 저항(R₂₉)에 의해 전원단(Vcc)과 연결되어 캐스코드 증폭회로(1)에 접속되도록 구성한 것을 특징으로하는 모니터의 영상신호 중간 증폭회로.