KR900005128Y1 - 우선순위 부여기능을 갖는 데이타 전송 버스 장치 - Google Patents

우선순위 부여기능을 갖는 데이타 전송 버스 장치 Download PDF

Info

Publication number
KR900005128Y1
KR900005128Y1 KR2019860021749U KR860021749U KR900005128Y1 KR 900005128 Y1 KR900005128 Y1 KR 900005128Y1 KR 2019860021749 U KR2019860021749 U KR 2019860021749U KR 860021749 U KR860021749 U KR 860021749U KR 900005128 Y1 KR900005128 Y1 KR 900005128Y1
Authority
KR
South Korea
Prior art keywords
input
signal
information
flop
flip
Prior art date
Application number
KR2019860021749U
Other languages
English (en)
Other versions
KR880013967U (ko
Inventor
박희종
Original Assignee
주식회사 금성사
구자학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 구자학 filed Critical 주식회사 금성사
Priority to KR2019860021749U priority Critical patent/KR900005128Y1/ko
Publication of KR880013967U publication Critical patent/KR880013967U/ko
Application granted granted Critical
Publication of KR900005128Y1 publication Critical patent/KR900005128Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

내용 없음.

Description

우선순위 부여기능을 갖는 데이타 전송 버스 장치
제1도는 본 고안 장치의 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 입력부 2,3 : 콘넥터
4 : 데이타 버스 5 : 데이타 전송부
본 고안은 컴퓨터나 처리기등에 사용될 수 있는 우선권 순위 부여 기능을 갖는 데이타 전송 버스 장치에 관한 것으로 특히, 플립플롭과 게이트 소자를 설치하여 여러개의 기기를 하나의 노드에 접속되어 정보 전송을 할 수 있는 데이타 전송 버스 장치에 관한 것이다.
종래에는 하나의 접속점에 연결된 많은 통신기기나 계측기들이 하나의 노드를 통하여 다른 곳으로 정보를 전송하는 경우에 있어서, 여러개의 기기가 동시에 정보의 전송을 요구하게 되어 두개 이상의 기기가 정보 전송권을 얻게되면 정보가 혼선되고 파괴되는 단점이 있었다.
본 고안은 이러한 종래의 단점을 해소하기 위하여 부착되는 기기마다 우선 순위를 부여하므로써 부착된 여러대의 기기가 동시에 정보전송을 요구하면 그중 가장 높은 우선순위가 부여된 기기만이 정보 전송권을 얻게하므로서 동시 다발에 의한 혼선과 정보의 파괴 및 손실을 방지할 수 있는 우선순위 부여 기능을 갖는 데이타 전송 버스 장치를 제공하는 것을 목적으로 하는 것으로, 이하 첨부된 도면을 참조하면서 본 고안의 구성 및 작용효과를 설명하면 다음과 같다.
제1도를 참조하면 본 고안 장치의 구성은 다수개의 기기(A-J)에서 정보전송 요청 신호가 입력되는 입력부(1)와 콘넥터(2,3)간의 신호선(APRIO-JPRIO), (REQTM, REQTM, BUSY) 사이에 다수개의 제어부(6a-6j)를 연결 구성하고, 제어부(6a-6j)는 각각 플립플롭(U1-U3), 지연기(Dy1-Dy2), NAND게이트(G1,G2), AND게이트(G3,G4) 및 반전기((I1,I3)를 상호 연결 구성하되, 상기 제어부(6a-6j)내의 반전기(I3)의 출력단은 데이타 버스(4)에 연결하고, 플립플롭(U1)의 입력단(S)에는 입력부(1)의 정보전송 요청신호(AREQT-JREQT)중 하나의 신호가 인가되도록 하며 AND게이트(A4)의 출력은 상기 콘넥터(2,3)간의 신호선(APRiO-JPRiO)중 해당되는 하나의 신호선에 연결하되, NAND게이트(G2)의 일측입력에는 신호선(APRiO-JPRiO)중 나머지 신호선을 연결하여 구성된 것이다.
미설명 부호B+는 직류 전원단자, 5는 데이타 전송부이다. 이러한 본 고안 장치의 작용효과는 입력부(1)에는 최대 10대의 기기로부터 전송 요청신호(AREQT-JREQT)가 입력되는 부분이며, 이와같이 입력된 10개의 신호는 각 제어부(6a-6j)에 각각 연결된다. 즉, 전송 요청신호(AREQT)는 제어부(6a)내의 플립플롭(U1)의 입력단(S)에 가해지고 다른 전송 요청신호(BREQT)는 제어부(6b)내의 플립플롭(U1)(도시생략됨)의 입력단(S)에 인가되는 것이다. 제1도에서는 제어부(6a)에 대한 상세한 회로만을 도시하였으나, 제어부(6a-6j)는 동일한 구성이므로 나머지 제어부(6a-6j)는 그의 도시와 설명을 생략한다.
여기에서 제어부(6a)의 기능은 입력부(1)에 연결된 기기전부가 정보 요청을 하지않고 있을 때 임의의 한 기기가 정보 전송 요청을 하면 요청 기기에 정보 전송 권리를 부여하며, 일단 하나의 기기가 정보 전송 권리를 부여받아 정보 전송을 하는 상태에서는 정보 전송이 끝날때 까지 다른 기기의 정보 전송 요청을 거부하며, 정보 전송요청을 하여 정보 전송이 완료된 해당 기기는 다른 기기에 정보 전송 완료를 알려준다.
즉, 정보 전송 요청신호(AREQT-JREQT)중 신호(AREQT)가 "로우"상태가 되면 플립플롭(U1)의 입력단(S)에 로우신호가 입력되므로 출력단(Q)은 하이가 되고 이 출력은 NAND게이트(G1)의 일측입력단에 입력되며, 이때 콘넥터(2,3)에서의 신호선(BUSY, REQTM, REQTH)이 모두 하이가 되면 AND게이트(G3) 출력이 하이가 되어 NAND게이트(G1)의 2입력 신호는 모두 "하이"상태이므로 그의 출력은 "로우"가 되어서 플립플롭(U2)의 입력(S)을 "로우"상태로 하므로 플립플롭(U2)의 출력(Q)은 "하이"가 된다.
이러한 플립플롭(U2)의 "하이" 출력은 지연기(Dy2)를 통하여 NAND게이트(G2)의 일측 입력에 인가되고, 이때 데이타 버스(4)의 신호선(BPRiO-JPRiO)이 모두 "하이"일때에만 NAND게이트(G2)의 출력이 "로우"로 되어 플립프롭(U3)의 입력된(S)에 로우 신호가 입력되어 출력단자(Q)를 하이로 세트시키므로서 데이타 버스(4)를 통하여 데이타 전송부(5)에 연결되는 반전기(I3)의 출력을 "로우"로 하여 기기(A)가 정보 전송권을 부여받았음을 알려준다.
즉, 입력부(1)의 신호(AREQT)가 플립플롭(U2)을 구동시키면, 플리플롭(U2)의 출력(Q)은 "하이"로 되며, 데이타 버스(4)의 신호선(BUSY)을 로우로 만들어 준다.
이렇게 되면 제어부(6a-6j)내의 도시 생략된 NAND게이트(G1)의 입력이 "로우"로 되어 또 다른 전송 요청신호(BREQT-JREQT)가 "로우"로 되어도 전송권을 얻을수가 없는 것이다.
또한 데이타 버스(4)에서 기기(A)의 정보 전송요청이 완료되면 정보 전송요청 신호(AREQT)는 "하이"로 되며, 이 신호는 반전기(I1)를 통해 로우로 반전되어 플립플롭(U2)의 리세트 단자(R)에 입력된다.
이 입력신호는 플립플롭(U2)의 출력(Q)을 "로우"로 함과 동시에 반전기(I2)를 통한 "하이"신호를 데이타 버스(4)의 신호선(BUSY)에 인가하므로 제어부(6a-6j)의 신호선(BUSY)의 입력은 "하이"로 되므로 다음에 발생되는 정보 전송 요청은 무시가 된다. 그리고 기기(A-J)에는 우선 순위에 있어 기기(A)가 가장 먼저이고 그 다음이 기기 B,C,D,…,J의 순서로 순위가 결정되어 있다. 따라서 동시에 정보 전송 요청신호(AREQT-JREQT)중 2개 이상의 신호가 전송 요청을 했을 경우에는 주어진 우선 순위에 따라서 높은 우선 순위를 갖는 기기가 우선권을 획득하도록 되어 있다. 예를들어 기기(B)와 기기(D)가 동시에 전송요청을 하게되면 제어부(6b)내의 도시 생략된 AND게이트(G4)의 출력이 위에서 설명한 바와같이 "로우"가 되며, AND게이트(G4)의 출력신호는 데이타 버스(4)에서의 신호선(BPRiO)에 인가되고 신호선(CPRiO-JPRiO)은 다이오드(D3-D10)(D5-D10은 도시 생략됨)로 신호선(BPRiO)에 연결되어 있어 결국 신호선(BPRiO-jPRiO)은 전부 "로우"상태로 되므로 제어부(6b)내의 NAND게이트(G2)(도시생략됨)에는 출력이 "하이"로 되어 플립플롭(U3)의 출력(Q)이 "로우"가 된다.
이에 따라서 반전기(I3)는 "로우"상태가 되어 기기(B)가 정보 전송권을 얻었음을 나머지 기기(A,C-J)에 알려준다. 그러므로 기기(D)는 정보 전송요청을 하였어도 정보 전송 권리를 얻을 수 없게 된다.
또한 데이타 버스(4) 내의 신호선(BUSY)은 기기(A-J)용 제어부(6a-6j) 중 어느 하나라도 정보 전송권을 획득하여 정보 전송 중이라면 "로우"상태가 유지되므로 나머지 제어부의 AND게이트(G3)에 입력되어 NAND게이트(G1)와 AND게이트(G4)의 출력을 차단하므로 데이타 버스를 동시에 사용할 수 없도록 하기 위한 것이다.
이상에서 설명한 바와같이 본 고안에 의하면 하나의 노드를 통하여 다른 곳으로 정보를 전송하는 경우 전송정보(데이타)의 충돌이 없이 정보의 파괴나 혼선을 방지할 수 있으므로 다수개의 정보 전송 기기를 접속하여 사용할 수가 있는 것이다.

Claims (1)

  1. 다수개의 기기(A-J)에서 정보전송 요청 신호(AREQT-JREQT)가 입력되는 입력부(1)와 콘넥터(2,3)간의 신호선(APRIO-JPRIO), (REQTM, REQTM, BUSY) 사이에 각각 플립플롭(U1-U3), 지연기(Dy1-Dy2), NAND게이트(G1,G2), AND게이트(G3,G4) 및 반전기((I1,I3)를 상호 연결 구성하되, 상기 정보 요청 신호(AREQT-JREQT)를 제어하는 제어부(6a-6j)를 연결하되, 상기 제어부(6a-6j)내의 반전기(I3)의 출력단은 데이타 버스(4)에 연결하고, 플립플롭(U1)의 입력단(S)에는 입력부(1)의 정보 요청 신호(AREQT-JREQT)중 하나의 신호가 인가되도록 하며, AND게이트(G4)의 출력은 상기 콘넥터(2,3)간의 신호선(APRiO-JPRiO)중 해당되는 하나의 신호선에 연결하되, NAND게이트(G2)의 일측입력에는 신호선(APRiO-JPRiO)중 나머지 신호선을 연결하여 된 우선 순위 부여 기능을 갖는 데이타 전송 버스 장치.
KR2019860021749U 1986-12-30 1986-12-30 우선순위 부여기능을 갖는 데이타 전송 버스 장치 KR900005128Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860021749U KR900005128Y1 (ko) 1986-12-30 1986-12-30 우선순위 부여기능을 갖는 데이타 전송 버스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860021749U KR900005128Y1 (ko) 1986-12-30 1986-12-30 우선순위 부여기능을 갖는 데이타 전송 버스 장치

Publications (2)

Publication Number Publication Date
KR880013967U KR880013967U (ko) 1988-08-31
KR900005128Y1 true KR900005128Y1 (ko) 1990-06-09

Family

ID=19258550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860021749U KR900005128Y1 (ko) 1986-12-30 1986-12-30 우선순위 부여기능을 갖는 데이타 전송 버스 장치

Country Status (1)

Country Link
KR (1) KR900005128Y1 (ko)

Also Published As

Publication number Publication date
KR880013967U (ko) 1988-08-31

Similar Documents

Publication Publication Date Title
US4630193A (en) Time multiplexed processor bus
KR930018394A (ko) 데이타 처리 콤플렉스의 두 요소간에 동작 링크를 설정하는 방법 및 데이타 처리 콤플렉스의 두 요소를 상호 연결하는 장치
US3643223A (en) Bidirectional transmission data line connecting information processing equipment
US4040014A (en) Modem sharing device
KR900005128Y1 (ko) 우선순위 부여기능을 갖는 데이타 전송 버스 장치
US6167474A (en) Apparatus and method for distributed arbitration of shared resources
DE60008785T2 (de) Fehlertolerante virtuelle rückwand für vmebus
US5202940A (en) Modular electro-optic bus coupler system
EP0519350A1 (en) Time-sharing data transfer apparatus
US5423053A (en) Device managing accessing priority to common resources, of functional modules divided over a plurality of local units in each of which they form of local daisy chain
US4437158A (en) System bus protocol interface circuit
US7285975B2 (en) Termination providing apparatus mounted on memory module or socket and memory system using the apparatus
US7668985B2 (en) Information processing apparatus with upgradeable modular components including processor, system memory, and hard disk drives
EP0005045A1 (en) Data-pulse communication system and adapter
RU2740791C1 (ru) Передача сигналов
JP3282396B2 (ja) 信号伝送方法
JPS5848130A (ja) バスプライオリテイ制御装置
EP0242054A2 (en) Contention system
JP3275975B2 (ja) インターフェイス回路
KR940008479B1 (ko) Bus 중재방법
JPS63100559A (ja) バス調停回路
KR840000385B1 (ko) 버스 접촉 시스템
SU1043622A1 (ru) Многоканальное устройство дл сопр жени вычислительных машин
KR900006548B1 (ko) 병렬 데이터 공유 방법 및 그 회로
EP0087266B1 (en) Priority resolver circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee