JPS63100559A

JPS63100559A - バス調停回路

Info

Publication number: JPS63100559A
Application number: JP24680186A
Authority: JP
Inventors: Takashi Aramaki; 荒巻　隆志
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1986-10-16
Filing date: 1986-10-16
Publication date: 1988-05-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は基板とマザーボードから構成されるコンピュー
タシステムにおけるバス調停回路に関する。

［従来の技術］第６図はコンピュータシステムにおける従来例の基板と
マザーボードとの接続を示す斜視図であり、第６図にお
いて、例えば３枚の基板１．２．３がマザーボードｌＯ
のスロットに着脱可能に挿入される。各基板１，２．３
上には、それぞれマザーボード１０上のバスの使用を調
停するための信号（以下、バス調停用信号という。）を
授受し、バス調停を行うためのバス調停回路２０ａ、２
０ｂ、２０Ｃと、当該コンピュータシステムの所定の動
作を行うための基板内回路２１ａ、２　ｌｂ、２１ｃが
配置されており、各基板１．２．３をマザーボードｌＯ
に挿入することによって、バス調停回路２０ａ、２０ｂ
、２０ｃの接続端子がマザーボードＩＯのバス調停用信
号線１０ａのスロットに、また基板内回路２１ａ、２　
ｌｂ、２１ｃの接続端子がマザーボード１０のデータ転
送用信号線１０ｂ及びバス信号線１０ｃの各スロットに
挿入されて接続される。

第６図に示すように、多数の基板がマザーボード１０間
の信号線を介して互いにデータ転送を行うシステムの場
合、そのデータの転送は、通常同時に２枚の基板間での
み行えるようになっており、マザーボード１０上のバス
信号線を時分割で各基板が使用することになる。このた
め、データ転送を行おうとする基板は、それに先立ち、
バス信号線の使用権を得るため、互いに調停動作を行う
必要がある。

この調停動作を行うための一方法においては、次の条件
を満足するように回路構成され調停動作を行うようにな
っている。

（１）先にバス信号線の使用要求を出した基板がバス使
用権を得る。

（２）同時にバス信号線の使用要求を出した場合、優先
順位の高い基板が使用権を得る。この時バス使用権を得
られなかった基板は使用要求を出し続け、優先順位に従
って順次バス使用権を得る。

（３）任意の基板がバス信号線の使用要求を出している
限り、他の基板は途中からバス信号線の使用要求を出せ
ない。

このバス調停動作を行うために、マザーボードｌＯに挿
入できる基板の最大数が（２ｒｌ−’＋１）枚以上であ
って、２ｎ枚以下のとき、クロック信号線を除いて、ｎ
本のバス使用要求信号線ＢＲＥＱＯないしＢＲＥＱ（ｎ
−１）と、ｎ本のバス使用可否信号線ＢＭＮＴＯないし
ＢＭＮＴ（ｎ−１）と、１本の要求ビジー信号線ＲＱＢ
ＵＳＹの計（２ｎ＋１）本の信号線を用いていた。

第７図はこの従来例の基板数が１５枚のときのバス調停
回路２０のブロック図である。第７図において、バス調
停回路２０内のバス調停制御回路３０のバス使用要求信
号出力端子３０ａは、各オープンコレクタ形インバータ
ＩＮＶＩないしＩＮＶ５、並びに基板とマザーボード１
０間の接続端子４０ないし４４を介して、それぞれマザ
ーボード１０上の対応するスロットのバス使用要求信号
線ＢＲＥＱＯないしＢＲＥＱ３及び要求ビジー信号線Ｒ
ＱＢＵＳＹに接続され、また、接続端子４４はインバー
タＩＮＶ６を介してバス調停制御回路３０のバス調停制
御動作中信号入力端子３０１）に接続される。さらに、
バス調停制御回路３０のバス使用可否信号入力端子３０
ｃは４人カアンドゲートＡＮＤ１の出力端子に接続され
、また該アンドゲートＡＮＤ１の各入力端子は基板とマ
ザーボード１０間の接続端子５０ないし５３を介してそ
れぞれマザーボード１０上の対応するスロットのバス使
用可否信号線Ｂ　Ｍ　Ｎ　Ｔ　ＯないしＢ　Ｍ　Ｎ　Ｔ
３に接続される。

なお、各基板のバス調停制御回路３０のバス使用要求信
号出力端子３０ａは常時Ｌレベルとなっていて、各基板
がバス信号線の使用権を得るためバス使用要求を出すと
き、バス調停制御回路３０はＨレベルのバス使用要求信
号を該出力端子３０ａに出力する。このバス調停制御回
路３０の動作については詳細後述する。

第８図はマザーボード１０上のバス調停用信号線１０ａ
の配線図である。第８図において、すべてのスロット０
ないし１４の要求ビジー信号線の各端子が要求ビジー信
号線ＲＱＢＵＳＹによって共に接続されるとともに、第
８図で図示されていないが、プルアップ抵抗を介して＋
５ｖの直流電源に接続される。以下、図面において簡単
化のためプルアップ抵抗及び＋５ｖの直流電源の図示を
省略する。また、スロット０のバス使用要求信号１１Ｂ
ＲＥＱ３の端子は、スロットｌないし６のバス使用要求
信号線ＢＲＥＱ３の各端子、並びにスロット７ないし１
４のバス使用可否信号線Ｂ　Ｍ　Ｎ１３の各端子に接続
されるとともにプルアップ抵抗を介して＋５ｖの直流電
源に接続される。スロット０のバス使用可否信号線ＢＭ
ＮＴ３の端子は、スロットｌないし６のバス使用可否信
号線ＢＭＮＴ３の各端子に接続されるとともに、プルア
ップ抵抗を介して＋５■の直流電源に接続される。

さらに、スロット０のバス使用要求信号線ＢＲＥＱ２の
端子は、スロットｌ及び２のバス使用要求信号線ＢＲＥ
Ｑ２の各端子並びにスロット３ないし６のバス使用可否
信号線ＢＭＮＴ２の各端子に接続されるとともに、プル
アップ抵抗を介して＋５Ｖの直流電源に接続される。ス
ロット７ないしＩＯのバス使用要求信号線ＢＲＥＱ２の
各端子は共に接続されて、スロット１１ないし１４のバ
ス使用可否信号線ＢＭＮＴ２の各端子に接続されるとと
もに、プルアップ抵抗を介して＋５ｖの直流電源に接続
される。また、スロット０ないし２のバス使用可否信号
線ＢＭＮＴ２の各端子は共に接続されてスロット７ない
しｌＯのバス使用可否信号線ＢＭＮＴ２の各端子に接続
されるとともに、プルアップ抵抗を介して＋５Ｖの直流
電源に接続される。

スロットＯのバス使用要求信号線ＢＲＥＱＩの端子はス
ロット１及び２のバス使用可否信号線ＢＭＮＴｌの各端
子並びに、プルアップ抵抗を介して＋５■の直流電源に
接続され、また、スロット３及び４のバス使用要求信号
線ＢＲＥＱ１の各端子は共に接続されるとともに、スロ
ット５及び６のバス使用可否信号線ＢＭＮＴ１の各端子
並びに、プルアップ抵抗を介して＋５Ｖの直流電源に接
続される。また、スロット７及び８のバス使用要求信号
線ＢＲＥＱ１の各端子は共に接続されて、スロット９及
びｌＯのバス使用可否信号線Ｂ　Ｍ　Ｎ　Ｔ１の各端子
並びに、プルアップ抵抗を介して＋５■の直流電源に接
続され、さらに、スロット１１および１２のバス使用要
求信号線ＢＲＥＱ　１の各端子は共に接続されてスロッ
ト１３及び１４のバス使用可否信号線ＢＭＮＴｌの各端
子並びに、プルアップ抵抗を介して＋５Ｖの直流電源に
接続される。さらにまた、スロットＯのバス使用可否信
号線ＢＭＮＴ１の端子は、スロット３，４，７，８゜１
１及び１２のバス使用可否信号線ＢＭＮＴ１の各端子に
接続されるとともに、プルアップ抵抗を介して＋５■の
直流電源に接続される。

スロット１，３，５，７．９．１１及び１３の各バス使
用要求信号線ＢＲＥＱＯの端子はそれぞれスロット２，
４，６，８，１０．１２及び１４の各バス使用可否信号
線ＢＭＮＴＯの端子に接続されるとともに、それぞれプ
ルアップ抵抗を介して＋５■の直流電源に接続される。

また、スロット０，１゜３．５．７，９．１１及び１３
の各バス使用可否信号線ＢＭＮＴＯの各端子は共に接続
されるとともに、プルアップ抵抗を介して＋５Ｖの直流
電源に接続される。

なお、第８図において、端子マーク０１△、口、及び◇
が記入されず空端子となっている各バス使用要求信号線
ＢＲＥＱＯないしＢＲＥＱ３の各端子は他の端子と全く
接続されていない。

以上のように、マザーボード１０上の各スロットＯない
し１４のバス使用要求信号線ＢＲＥＱＯないしＢＲＥＱ
３、並びにバス使用可否信号線ＢＭＮＴＯないしＢＭＮ
Ｔ３の各端子を接続することによって、スロット番号が
そのままバス使用優先順位になり、従って、スロットＯ
に挿入された基板が最も優先度の高いバス使用権を持ち
、一方、スロット１４に挿入された基板が最も優先度の
低いバス使用権を持つことになる。

第７図のバス調停制御回路３０の動作について第９図の
フローチャートを参照して説明する。第９図のステップ
１において、バス調停制御回路３０は、バス調停動作中
信号端子３０ｂがＨレベルになっているか否か、すなわ
ち、バス調停が動作中であるか否かを判断する。もし、
当該端子３０ｂがＨレベルであるとき、他の基板がすで
にＬレベルのバス使用要求信号を出力中であるので、ス
テップｌのプロセスをくり返す。一方、もし端子３０ｂ
がＬレベルであるとき、いずれの基板もバス調停動作を
行なっていないので、ステップ２に進む。

ステップ２において、バス調停制御回路３０はバス使用
要求信号出力端子３０ａにＨレベルのバス使用要求信号
を出力する。これによって、マザーボード１０上のバス
使用要求信号線ＢＲＥＱＯないしＢＲＥＱ３並びに要求
ビジー信号線ＲＱＢＵＳＹのすべてがＬレベルとなり、
すべての基板のバス調停動作中信号入力端子３０ｂがＨ
レベルとなる。次にステップ３に進み、バス調停制御回
路３０はマザーボード１０上のバス信号線が使用可能で
あるか否かを、バス使用可否信号入力端子３０ｃのレベ
ルがＨレベルであるか否かによって判断し、もし当該入
力端子３０ｃがＨレベルのときステップ４に進み、一方
、該入力端子３０ｃがＬレベルのときバス信号線を使用
することができないと判断してステップ３のプロセスを
くり返す。

ステップ４において、バス調停制御回路３０は、出力端
子３０ａに出力しているＨレベルのバス使用要求信号の
出力を停止し、当該出力端子３０ａをＬレベルとした後
、ステップ５において、バス信号線の使用が可能となっ
た基板がマザーボード１０上のバス信号線を用いて他の
基板間でデータ転送を行ない、上記一連のバス調停制御
回路３０の動作が終了する。

次に、第７図及び第８図の回路構成におけるバス調停動
作の例としてマザーボード１０上のバス信号線が空き状
態のとき、スロット１．３．８にそれぞれ挿入されてい
る基板のバス調停制御回路３０が一斉にバス使用要求信
号を出力する場合について、第１０図のタイミングチャ
ートを参照して説明する。

第１０図の時刻ｔ１において、スロット１，３．８にそ
れぞれ挿入されている基板のバス調停制御回路３０は、
第９図のフローチャートに従い、ステップｌにおいて、
バス調停動作中信号入力端子３０Ｍ１（Ｌレベルになっ
ているか否かをチエツクする。

このとき、バス信号線が空き状態であり、当該入力端子
３０ｂ７＞＜Ｌレベルとなっているのでステップ２に進
む。ステップ２では、各基板のバス調停制御回路３０が
同時にＨレベルのバス使用要求信号を出力し、これによ
って各バス使用信号線ＢＲＥＱＯないしＢＲＥＱ３及び
要求ビジー信号線ＲＱＢＵＳＹが全てＬレベルとなる。

次にステップ３に進み、時刻ｔ、において各基板のバス
調停制御回路３０はバス使用可否信号入力端子３０ｃの
レベルをチエツクする。このとき、スロット１のバス使
用可否信号線ＢＭＮＴＯないしＢＭＮＴ３のすべての端
子がＨレベルであるので、スロットｌの基板のバス調停
制御回路３０のバス使用可否信号入力端子３０ｃがＨレ
ベルとなる。従って、スロットｌの基板Ωバス調停制御
回路３０はバス信号線の使用権を獲得したことを確認し
、当該バス使用要求信号出力端子３０ａをＬレベルとし
、バス調停動作を終了して、データ転送動作を開始する
。

一方、第１Ｏ図の時刻ｔ、のタイミングでスロット３の
バス使用可否信号線ＢＭＮＴ２がＬレベルであるので、
スロット３の基板はバス信号線の使用権を得ることがで
きない。また、同様にスロット８の基板もバス信号線の
使用権を得ることができない。第１０図の時刻ｔ３のタ
イミングでスロットｌの基板のバス調停制御回路３０は
、すでに、Ｈレベルのバス使用要求信号を送出していな
いので、スロット３のバス使用可否信号線ＢＭＮＴ２の
端子がＨレベルとなり、これによってスロット３のバス
調停制御回路３０のバス使用可否信号入力端子３０ｃが
Ｈレベルとなるので、スロット３の基板がバス信号線の
使用権の獲得を確認できる。

スロット３の基板のバス調停制御回路３０は、バス信号
線１０ｃの使用状態を不図示の信号線によってＦＷし、
当該バス信号線１０ｃにおけるデータの転送終了を確認
した後、Ｈレベルのバス使用要求信号を出力して、上述
と同様にデータ転送の動作を始める。

第１Ｏ図の時刻ｔ３からｔ４の間では、スロット３の基
板のバス調停制御回路３０がＨレベルのバス使用要求信
号を出力しているので、スロット８のバス使用可否信号
線ＢＭＮＴ３の端子はＬレベルのままであり、従って、
スロット８の基板はバス信号線の使用権を得ることがで
きない。さらに、第１０図の時刻ｔ、のタイミングでス
ロット８のバス使用可否信号線ＢＭＮＴ３の端子はＨレ
ベルとなり、上述と同様にスロット８の基板がバス信号
線の使用権を獲得する。

第１０図において、時刻ｔ、から時刻ｔ８までの間要求
ビジー信号線ＲＱＢＵＳＹはＬレベルとなっており、各
スロットの基板のバス調停制御回路３０のバス調停動作
中信号入力端子３０ｂがＨレベルとなっているので、ス
ロット１．３及び８以外のスロットの基板のバス調停制
御回路３０はバス使用要求信号を出力することができな
い。

以上説明したように、同時に複数の基板のバス調停制御
回路３０がＨレベルのバス使用要求信号を出力した場合
、スロットの優先順位に従って、マザーボード１０上の
バス信号線１０ｃの使用権を獲得できるようになってい
る。

［発明が解決しようとする問題点］上述の従来例においては、バス調停動作を行うために（
２ｎ＋１）本の信号線が必要である。

本発明の目的は、バス調停動作を行うための信号線を上
述の従来例に比較し減少させることができるバス調停回
路を提供することにある。

［問題点を解決するための手段］本発明は、複数の基板と、上記基板が挿入接続されるマ
ザーボードと、上記各基板に設けられ上記基板間で情報
が転送される上記マザーボード上のバス信号線の使用権
のバス調停動作を上記各基板に優先権を持たせて行う制
御手段を備えたバス調停回路において、上記マザーボー
ドに挿入可能な上記基板の最大枚数が２ｎ−１枚以上で
あって（２ｎ−１）枚以下のとき、上記各基板の上記バ
ス信号線の使用要求を示す信号を伝送するｎ本のバス使
用要求信号線と、上記各基板に予め与えられた優先権に
従って上記バス信号線の使用の可否を示す信号を伝送す
るｎ本のバス使用可否信号線をともに、上記マザーボー
ドに備え上記制御手段に接続することを特徴とする。

［作用］以上のように構成することにより、上記各基板の上記制
御手段にそれぞれ接続される上記ｎ本のバス使用要求信
号線の各端子と、上記ｎ本のバス使用可否信号線の各端
子とを上記各基板に予め与えられた優先権に従って配線
し、配線されず空線端子となっている上記バス使用要求
信号線の端子を従来例の要求ビジー信号線ＲＱＢＵＳＹ
として用いることにより、該要求ビジー信号線が不要に
なり、従来例に比較し１本だけ少ない信号線を用いてバ
ス調停回路を提供することができる。

［実施例］第１図は、本発明の第１の実施例である基板数が１５枚
のときのバス調停回路２５の回路図であ第１図において
、第７図の従来例と比較し異なる点は、（１）要求ビジ
ー信号ＲＱＢＵＳＹがなくなりそれに付随する回路が不
要となることと、（２）バス調停制御回路３０のバス調
停動作中信号入力端子３０ｂに接続される回路が第７図
の従来例と異なることである。

第１図において、バス調停制御回路３０のバス使用要求
信号出力端子３０ａは、各オーブンコレクタ形インバー
タＩＮＶＩないしＩＮＶ４並びに基板とマザーボード１
０間の接続端子４０ないし４３を介してそれぞれマザー
ボード１０上の対応するスロットのバス使用要求信号線
ＢＲＥＱＯないしＢＲＥＱ３に接続され、また、接続端
子４０ないし４３はそれぞれ４人力反転入力端子付きの
オアゲートＯＲＩの各入力端子に接続され、オアゲート
ＯＲＩの出力端子はバス調停制御回路３０のバス調停動
作中信号入力端子３０ｂに接続される。さらに、バス調
停制御回路３０のバス使用可否信号入力端子３０ｃは４
人カアンドゲートＡＮＤＩの出力端子に接続され、また
該アンドゲートＡＮＤ１の各入力端子は、基板とマザー
ボー１１０間の接続端子５０ないし５３を介してそれぞ
れマザーボード１０上の対応するスロットのバス使用可
否信号線ＢＭＮＴＯないしＢＭＮＴ３に接続される。

第２図は上記第１図のバス調停回路に対応するマザーボ
ード１０上のバス調停用信号線１０ａの配線図である。

第２図においては、バス調停用信号線１０ａが第８図と
同様に配線されるとともに、第８図の空端子を下記の通
り配線する。すなわち、マザーボード１０のスロット０
のバス使用要求信号線ＢＲＥＱＯの端子がスロット１及
び２のバス使用要求信号線ＢＲＥＱＬスロット３ないし
６のバス使用要求信号線ＢＲＥＱ２並びにスロット７な
いし１４のバス使用要求信号線ＢＲＥＱ３の各端子に接
続されるとともに、プルアップ抵抗を介して＋５ｖの直
流電源に接続される。

また、スロット１１ないし１４のバス使用要求信号線Ｂ
ＲＥＱ２の各端子が共に接続されるとと乙に、プルアッ
プ抵抗を介して＋５ｖの直流電源に接続され、さらに、
スロット５，６，９，１０．１３及び１４のバス使用要
求信号線ＢＲＥＱＩの各端子が共に接続されるとともに
、プルアップ抵抗を介して＋５■の直流電源に接続され
る。さらに、スロット２，４，６．８．１０．１２及び
１４の各バス使用要求信号線ＢＲＥＱＯは共に接続され
るとともに、プルアップ抵抗を介して＋５ｖの直流電源
に接続される。

以上のように構成することにより、バス調停回路２５が
第７図及び第８図の従来例のバス調停回路と同様に動作
する。すなわち、マザーボード１０のスロットに挿入さ
れている基板のバス調停制御回路３０がＨレベルのバス
使用要求信号を出力したとき、端子４０ないし４３に接
続されるすべてのバス使用要求信号線ｌ３ＲＥＱＯない
しＢＲＥＱ３がＬレベルになり、バス調停制御回路３０
のバス調停動作中信号端子３０ｂｈ＜Ｈレベルとなり、
各バス調停制御回路３０は他の基板がバス調停動作中で
あることを確認することができる。また、バス使用可否
信号線ＢＭＮＴＯないしＢＭＮＴ３とバス調停制御回路
３０との間の匣路は、第７図の従来例と同様に構成され
、同様に動作する。

なお、ここで必要な信号線の数は、バス使用要求信号線
ＢＲＥＱＯないしＢＲＥＱ３及びバス使用可否信号線Ｂ
ＭＮＴＯないしＢＭＮＴ３の計８本であり、従来例に比
較し１本の信号線が減少する。

以上の第１の実施例のバス調停回路２５においては、従
来例の要求ビジー信号線ＲＱＢＵＳＹの代替としてバス
使用要求信号線ＢＲＥＱＯないしＢＲＥＱ３の４種の信
号線の空端子を利用したが、さらに少ないスロット数の
場合は、バス使用要求信号線ＢＲＥＱＯないしＢＲＥＱ
３の一部の信号線の空端子のレベルだけをチエツクする
ことにより、バス調停動作中であるか否かを知ることが
できる。

第３図は本発明の第２の実施例である基板数が９枚のと
きのバス調停回路２６０回路図である。

第３図の回路において、第１図の回路と異なるのは、バ
ス調停制御回路３０のバス調停動作中信号入力端子３０
ｂに接続される２人力反転入力端子付きオアゲートＯＲ
２の各入力端子に接続端子４２及び４３のみが接続され
ていることである。

第４図は上記第３図のバス調停回路２６に対応するマザ
ーボード１０上のバス調停用信号線１０ａの配線図であ
る。第４図において、スロット０及び１のバス使用要求
信号線ＢＲＥＱ３の各端子は共に接続されスロット２な
いし９のバス使用可否信号線ＢＭＮＴ３の各端子に接続
されるとともに、プルアップ抵抗を介して＋５Ｖの直流
電源に接続され、またスロット０及び１のバス使用可否
信号線ＢＭＮＴ３が共に接続されるとともに、プルアッ
プ抵抗を介して本５Ｖの直流電源に接続される。スロッ
ト２ないし５のバス使用要求信号線ＢＲＥＱ２の各端子
は共に接続されてスロット６ないし９のバス使用可否信
号１ｉｊＢＭＮＴ２の各端子並びに、プルアップ抵抗を
介して＋５ｖの直流電源に接続され、またスロット６な
いし９のバス使用要求信号線ＢＲＥＱ２の各端子が共に
接続されて、プルアップ抵抗を介して＋５■の直流電源
に接続される。さらに、スロット０ないし５のバス使用
可否信号線ＢＭＮＴ２の各端子が共に接続されてプルア
ップ抵抗を介して＋５■の直流電源に接続される。スロ
ット２及び３のバス使用要求信号線ＢＲＥＱ１の各端子
は共に接続されてスロット４及び５のバス使用可否信号
線Ｂ　Ｍ　Ｎ　Ｔ　１の各端子並びに、プルアップ抵抗
を介して＋５Ｖの直流電源に接続され、また、スロット
６及び７のバス使用要求信号線ＢＲＥＱ１の各端子は共
に接続されてスロット８及び９のバス使用可否信号線Ｂ
ＭＮＴ１の各端子並びに、プルアップ抵抗を介して＋５
ｖの直流電源に接続される。さらに、スロット０ないし
３及び６，７のバス使用可否信号線ＢＭＮＴＩの各端子
は共に接続されて、プルアップ抵抗を介して＋５■の直
流電源に接続される。スロット０，２．４．６及び８の
バス使用要求信号線ＢＲＥＱＯの各端子はそれぞれ、ス
ロットｌ、３゜５．７及び９のバス使用可否信号線Ｂ　
Ｍ　Ｎ　Ｔ　Ｏの各端子に接続されるとともに、プルア
ップ抵抗を介して＋５Ｖの直流電源に接続される。さら
に、スロット０．２．４．６及び８のバス使用可否信号
線ＢＭＮＴＯの各端子が共に接続されるとともに、プル
アップ抵抗を介して＋５Ｖの直流電源に接続される。

さらに、従来例の要求ビジー信号線ＢＱＢＵＳＹの代替
線として、スロット０及びｌのバス使用要求信号線ＢＲ
ＥＱ２の各端子は共に接続されてスロット２ないし９の
各バス使用要求信号線ＢＲＥＱ３の各端子並びに、プル
アップ抵抗を介して＋５Ｖの直流電源に接続される。

以上のように構成することにより、バス調停回路２６が
第７図及び第８図の従来例並びに第１図及び第２図の実
施例のバス調停回路と同様に動作する。

第５図は、基板数が１５枚のときの従来例のマザーボー
ド１０上のバス使用要求信号線ＢＲＥＱＯないしＢＲＥ
Ｑ３の各端子における他の端子との接続状況を示す図で
あり、第５図において、ビは同一番号のバス使用可否信
号線と接続されている端子であり、“０”は同一番号の
バス使用可否信号線と接続されない端子（以下、空線端
子という。）である。第５図に示すように、すべてのス
ロットのいずれかのバス使用要求信号線ＢＲＥＱＯない
しＢＲＥＱ３に空線端子が存在するため、各スロットの
少なくとも１個の空線端子をすべてのスロットにわたっ
て接続することにより、従来例の要求ビジー信号線ＲＱ
ＢＵＳＹの代替線を作成することができる。従って、基
板とマザーボー１１０間のバス調停動作に係る信号線を
従来例に比較し、１本だけ少なくすることができる。

一般に、基板数が２ｎ−１枚以上であって（２ｎ−１）
枚以下の場合、各スロットに、ｎビットの２進数を重複
なしに割り当てると、すべて“ｌ”で構成されるｎビッ
トの２進数を除く、０から（２ｎ−１）までの２進数を
各スロットに割り当てることができる。このとき、すべ
てのスロットにおいて必ず“０”が含まれる。従って、
各スロットに割り当てられたｎビットの２進数をｎ本の
バス使用要求信号線ＢＲＥＱＯないしＢＲＥＱ（ｎ−１
）に対応させ、このｎビットの２進数の“０”に対応す
る当該信号線の端子のうち各スロットの少なくとも１個
の端子をすべてのスロットにわたって接続することによ
って、全てのスロットに渡る従来例の要求ビジー信号線
ＲＱＢＵＳＹの代替信号線を作成することができる。

［発明の効果］以上詳述したように本発明によれば、マザーボードに挿
入可能な基板の最大枚数が２ｎ−１枚以上であって（２
ｎ−１）枚以下のとき、各基板のバス信号線の使用要求
を示す信号を伝送するｎ本のバス使用要求信号線と、上
記各基板に予め与えられた優先権に従って上記バス信号
線の使用の可否を示す信号を伝送するｎ本のバス使用可
否信号線をともに、上記マザーボードに備えバス調停動
作を行う制御手段に接続し、上記各基板の上記制御手段
にそれぞれ接続される上記ｎ本のバス使用要求信号線の
各端子と上記ｎ本のバス使用可否信号線の各端子とを上
記バス信号線の使用の優先権を各基板に持たせるように
配線し、配線されず空線端子となっている上記バス使用
要求信号線の端子を従来例の要求ビジー信号線ＲＱＢＵ
ＳＹとして用いることにより、該要求ビジー信号線ＲＱ
ＢＵＳＹが不要になり、従来例に比較し１本だけ少ない
信号線を用いてバス調停回路を提供することができる。

従って、従来例に比較し簡単な回路でバス調停回路を実
現することができるという利点がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例であるバス調停回路のブ
ロック図、第２図は第１図のバス調停回路に対応するマザーボード
上のバス調停用信号線の配線図、第３図は本発明の第２
の実施例であるバス調停回路のブロック図、第４図は第３図のバス調停回路に対応するマザーボード
上のバス調停用信号線の配線図、。第５図は本発明に係る要求ビジー信号線の代替信号線の
接続方法を説明するための図、第６図はコンピュータシ
ステムにおける従来例の基板とマザーボードとの接続を
示す斜視図、第７図は従来例のバス調停回路のブロック
図、第８図は第７図のバス調停回路に対応するマザーボ
ード上のバス調停用信号線の配線図、第９図は第７図の
従来例並びに第１図及び第３図の本発明のバス調停制御
回路の動作を示すフローチャート、第１Ｏ図は第１図の従来例のバス調停回路の各部波形を
示すタイミングチャートである。１．２．３・・・基板、ｌＯ・・・マザーボード、１０ａ・・・バス調停用信号線、ｔａｂ・・データ転送用信号線、１０ｃ・・・バス信号線、２０ａ、２０ｂ、２０ｃｍバス調停回路、２１　ａ、２
　ｌ　ｂ、２１ｃｍ基板内回路、３０・・・バス調停制
御回路、ＢＲＥＱＯないしＢＲＥＱ３・・・バス使用要求信号線
、ＢＭＮＴＯないしＢＭＮＴ３・・・バス使用可否信号線
。

Claims

【特許請求の範囲】

（１）複数の基板と、上記基板が挿入接続されるマザーボードと、上記各基板
に設けられ上記基板間で情報が転送される上記マザーボ
ード上のバス信号線の使用権のバス調停動作を上記各基
板に優先権を持たせて行う制御手段を備えたバス調停回
路において、上記マザーボードに挿入可能な上記基板の
最大枚数が２＾ｎ＾−＾１枚以上であって（２＾ｎ−１
）枚以下のとき、上記各基板の上記バス信号線の使用要求を示す信号を伝
送するｎ本のバス使用要求信号線と、上記各基板に予め
与えられた優先権に従って上記バス信号線の使用の可否
を示す信号を伝送するｎ本のバス使用可否信号線をとも
に、上記マザーボードに備え上記制御手段に接続するこ
とを特徴とするバス調停回路。