KR900004871Y1 - Anti-over heating high voltage stabilization circuit - Google Patents
Anti-over heating high voltage stabilization circuit Download PDFInfo
- Publication number
- KR900004871Y1 KR900004871Y1 KR2019860022114U KR860022114U KR900004871Y1 KR 900004871 Y1 KR900004871 Y1 KR 900004871Y1 KR 2019860022114 U KR2019860022114 U KR 2019860022114U KR 860022114 U KR860022114 U KR 860022114U KR 900004871 Y1 KR900004871 Y1 KR 900004871Y1
- Authority
- KR
- South Korea
- Prior art keywords
- horizontal
- control unit
- power
- high voltage
- power supply
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/185—Maintaining dc voltage constant
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 브럭도.1 is a conventional block diagram.
제2도는 본 고안에 따른 회로도.2 is a circuit diagram according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1,6 : 수평 동기 신호단 2,7 : 수평 구동부1,6: horizontal synchronization signal stage 2,7: horizontal drive unit
3,8 : 수평출력부 4,10 : 증폭부3,8 horizontal output 4,10 amplifier
5 : 전원 제어부 9 : 주파수 변환기5: power control unit 9: frequency converter
11 : 제1전원 제어부 12 : 제2전원 제어부11: first power control unit 12: second power control unit
13 : 제3전원 제어부 Q1-Q6: 트랜지스터13: third power supply control unit Q 1 -Q 6 : transistor
R1-R15: 저항 FBT1,FBT2: 플라이백트랜스R 1 -R 15 : resistance FBT 1 , FBT 2 : flyback transformer
D1,D2: 다이오드D 1 , D 2 : Diode
본 고안은 여러 가지의 수평 주파수가 입력되는 모니터에 있어, 고압을 안정시키는 회로에 관한 것으로, 특히 전원제어용 트랜지스터의 발열을 감소시키기에 적당하도록 한 발열 방지 고압 안정화 회로에 관한 것이다.The present invention relates to a circuit for stabilizing a high voltage in a monitor in which various horizontal frequencies are input, and more particularly to a heat generation high voltage stabilization circuit suitable for reducing heat generation of a power supply control transistor.
종래의 고압 안정화 회로에 있어서, 높고, 낮은 수평 주파수의 입력시는 플라이백트랜스에 공급되는 전원의 차가 너무 커져서, 전원제어부의 제어용 트랜지스터의 소비 전력이 너무나 많은데, 이 소비 전력은 제어용 트랜지스터에서 열로 변하기 때문에 상기 트랜지스터가 과열되어서 트랜지스터가 훼손되는 등의 여러 문제점을 발생시켰다.In the conventional high voltage stabilization circuit, when the input of high and low horizontal frequency, the difference of the power supplied to the flyback transformer becomes too large, so that the power consumption of the control transistor of the power supply control unit is too much, and this power consumption is changed to heat in the control transistor. This causes various problems such as overheating of the transistor and damage to the transistor.
따라서 본 고안은 상기한 문제점을 개선시킨 것으로, 플라이백트랜스에 공급하는 전원을 수평 주파수의 변화에 따라 다르게 공급함으로써 고압을 안정시킬 수 있기 때문에 주파수 변화에 따른 고압 안정도를 좋게하는 것은 물론 제어용 트랜지스터의 소비 전력을 감소시킴으로써 과열을 방지할 수 있는 과열 방지 고압 안정화 회로를 제공함에 목적이 있다.Therefore, the present invention improves the above-mentioned problems. Since the high voltage can be stabilized by differently supplying power supplied to the flyback transformer according to the change in the horizontal frequency, it is possible to improve the high voltage stability according to the frequency change as well as the control transistor. It is an object of the present invention to provide an overheat prevention high pressure stabilization circuit capable of preventing overheating by reducing power consumption.
종래의 회로구성을 제1도에 따라 설명하면 다음과 같다.A conventional circuit configuration will be described with reference to FIG. 1 as follows.
수평 동기 신호단(1)에 수평구동부(2)와 수평출력부(3)을 순차적으로 연결하여 플라이백트랜스(FBT1)의 일차측 코일에 연결하고, 전원(B+)은 전원제어부(5)를 통해 플라이백트랜스(FBT1)의 1차측 코일에 연결되며, 상기 플라이백트랜스(FBT1)의 이차측 코일에 다이오드를 연결하여 고압단(H,V)을 연결하고, 또한 내부 저항과 저항(R1)을 차례로 연결해서는 접지 접속한다.The horizontal driving unit 2 and the horizontal output unit 3 are sequentially connected to the horizontal synchronizing signal stage 1 and connected to the primary coil of the flyback transformer FBT 1 , and the power source B + is connected to the power control unit 5. ) a flyback connecting the transformer (FBT is coupled to the primary coil of 1), the high-pressure stage (H, V) by connecting the diode in the secondary side coil of the flyback transformer (FBT 1) through, and also the internal resistance Connect resistor (R 1 ) one by one to ground connection.
이때 내부 저항과 저항(R0)사이에는 증폭부(4)를 접속시켜, 이의 출력단을 전원제어부(5)에 연결한다.At this time, the amplifier 4 is connected between the internal resistor and the resistor R 0 , and its output terminal is connected to the power supply controller 5.
이와 같이 구성된 회로의 동작을 제1도에 의거 설명하면 다음과 같다.The operation of the circuit configured as described above will be described with reference to FIG.
전원(Bo+)이 전원제어부(5)를 거쳐 플라이백 일차측 코일에 유기되고, 수평 동기 신호단(1)으로 AKHZ의 수평 주파수가 입력되면, 이 수평 주파수는 수평구동부(2)을 거쳐 수평출력단(3)에 인가되므로, 고압단(H,V)으로는 일정한 고압이 출력된다.When the power supply Bo + is induced to the flyback primary coil via the power supply control unit 5 and the horizontal frequency of AKHZ is input to the horizontal synchronization signal stage 1, the horizontal frequency is horizontally passed through the horizontal driving unit 2. Since it is applied to the output stage 3, a constant high voltage is output to the high voltage stages H and V.
이때 AKHZ의 수평 주파수보다 높은 BKHZ의 수평 주파수가 수평 동기 신호단(7)으로 입력되면 수평 주파수 증가에 따른 고압이 하강하여(가)점의 전위도 하강시킨다.At this time, if the horizontal frequency of BKHZ higher than the horizontal frequency of AKHZ is input to the horizontal synchronizing signal terminal 7, the high voltage drops as the horizontal frequency increases, thereby lowering the potential of the point.
따라서 증폭부(4)에서는 이 전압을 감지하여 증폭한 다음 전원제어부(5)에 가해져 플라이백트랜스(FBT1)에 공급되는 전원(Bo+)을 상승시켜 고압을 안정하게 한다.Therefore, the amplifier 4 senses and amplifies this voltage and is applied to the power supply control unit 5 to increase the power Bo + supplied to the flyback transformer FBT 1 to stabilize the high pressure.
다시, BKHZ의 수평 주파수 보다 높은 CKHZ의 수평 주파수가 수평 동기 신호단(7)으로 입력되면 수평주파수 증가에 따른 고압은 더 하강하여 (가)점의 전위도 더욱 하강한다.Again, when the horizontal frequency of CKHZ higher than the horizontal frequency of BKHZ is input to the horizontal synchronizing signal terminal 7, the high pressure decreases as the horizontal frequency increases, and the potential at the point (a) further decreases.
따라서 증폭부(4)에서는 이 전압을 감지하여 증폭한 다음 전원제어부(5)에 가해져 플라이백트랜스(FBT1)로 공급되는 전원(Bo+)을 더욱 상승시켜 고압단(H,V)으로는 항상 일정하고 정된 고압이 출력되게 하는 것이다.Therefore, the amplifier 4 senses and amplifies this voltage, and is then applied to the power control unit 5 to further increase the power Bo + supplied to the flyback transformer FBT 1 to the high voltage stages H and V. It is to make sure that constant and high voltage is output at all times.
그런데 AKHZ의 낮은 수평주파수가 수평 동기 신호단으로 입력될 경우의 공급전원과 CKHZ의 높은 수평주파수가 수평 동기 신호단으로 입력된 경우의 공급전원을 비교해 볼 때 전원의 차가 너무 크므로 인하여 전원제어부의 제어용 트랜지스터가 소비해야 하는 전력이 너무 많고, 또한 이 소비전력은 열로 변하기 때문에 제어용 트랜지스터가 과열되고, 심지어는 훼손되는 등 여러 문제점이 발생하였다.However, when comparing the power supply when the low horizontal frequency of AKHZ is input to the horizontal synchronization signal terminal and the supply power when the high horizontal frequency of CKHZ is input to the horizontal synchronization signal terminal, the power difference is too large. Since the control transistor consumes too much power, and this power consumption turns into heat, various problems have occurred such that the control transistor is overheated and even damaged.
따라서 상기한 문제점을 개선시킨 본 고안의 회로 구성을 제2도에 의거 설명하면 다음과 같다.Therefore, the circuit configuration of the present invention that improves the above problems will be described with reference to FIG.
수평 동기 신호단(6)에 수평구동부(7)와 수평출력부(8)를 차례로 연결하여 플라이백트랜스(FBT2)의 일차측 코일에 연결하고, 이의 이차측 코일에는 내부에서 다이오드를 연결하여 고압단(H,V)을 연결함과 동시에 내부저항과 저항(R15)을 통해 접지 접속한다.The horizontal driving unit 7 and the horizontal output unit 8 are sequentially connected to the horizontal synchronizing signal terminal 6 to be connected to the primary coil of the flyback transformer FBT 2 , and a diode is internally connected to the secondary coil thereof. Connect the high voltage terminal (H, V) and connect the ground through the internal resistance and the resistor (R 15 ).
그리고 상기 저항의 연결점에 증폭부(10)를 연결하고, 이의 출력단에 트랜지스터(Q3×Q6) 및 저항(R7-R10)으로 구성된 제1전원 제어부(11)를 연결하여서, 이의 출력단을 플라이백트랜스(FBT2)의 일차측 코일에 연결한다.The amplifier 10 is connected to the connection point of the resistor, and the output terminal thereof is connected to the output terminal thereof by connecting the first power control unit 11 composed of transistors Q 3 × Q 6 and resistors R 7 -R 10 . To the primary coil of the flyback transformer (FBT 2 ).
한편, 수평 동기 신호단(6)에는 주파수 변환기(9)도 연결하여, 이의 출력단을 비교기(OP1)(OP2)의입력단 각각 연결하고,입력단에는 저항(R11-R13)으로 분압한 기준 전압이 인가되도록 구성한다.On the other hand, the frequency converter 9 is also connected to the horizontal synchronization signal terminal 6, and its output terminal is connected to the comparator OP 1 and OP 2 . Connect each input, The input terminal is configured to apply a reference voltage divided by resistors R 11- R 13 .
따라서 비교기(OP2)의 출력단은 제2전원 제어부(12)의 저항(R6)를 통해 에미터가 접지 접속된 트랜지스터(Q5)의 베이스에 연결되고, 이의 콜렉터는 저항(R5)을 통해 트랜지스터(Q2)의 베이스와 바이어스 저항(R4)에 연결되어, 트랜지스터(Q2)의 코렉터에 다이오드(D1)를 통한 전원(B1 +)과 제1전원 제어부(11)의 입력단이 연결된다.Therefore, the output terminal of the comparator OP 2 is connected to the base of the transistor Q 5 with the emitter connected to the ground through the resistor R 6 of the second power supply control unit 12, and its collector is connected to the resistor R 5 . It is connected to the base of the transistor (Q 2 ) and the bias resistor (R 4 ) through, the input of the power source (B 1 + ) and the first power control unit 11 through the diode (D 1 ) to the corrector of the transistor (Q 2 ) Is connected.
한편 비교기(OP1)의 출력단은 제1전원 제어부(11)의 저항(R3)를 통해 에미터가 접지 접속된 트랜지스터(Q4)의 베이스에 연결되고, 이의 콜렉터는 저항(R2)를 통해 바이어스 저항(R1)과 트랜지스터(Q1)의 베이스에 연결되어, 트랜지스터(Q1)의 콜렉터에는 다이오드(D2)를 통한 전원(B2 +)과 제2전원 제어부(12)의 입력단이 연결되며, 트랜지스터(Q1)의 에미터에는 전원(B3 +)이 연결된다.On the other hand, the output terminal of the comparator OP 1 is connected to the base of the transistor Q 4 having the emitter grounded through the resistor R 3 of the first power control unit 11, and its collector is connected to the resistor R 2 . It is connected to the base of the bias resistor (R 1 ) and the transistor (Q 1 ) through, the collector of the transistor (Q 1 ) is the input terminal of the power source (B 2 + ) and the second power control unit 12 through the diode (D 2 ) Is connected, and a power source B 3 + is connected to the emitter of the transistor Q 1 .
이와 같이 구성된 회로의 동작을 제2도에 의거 설명하면 다음과 같다. 우선 수평 주파수와 전압에 대하여 수평 주파수는 AKHZ<BKHZ<CKHZ<DKHZ이고, 전원은 B1 +(v)<B2 +(v)<B3 +(v)로 정의한다.The operation of the circuit configured as described above will be described with reference to FIG. First, the horizontal frequency and the horizontal frequency are AKHZ <BKHZ <CKHZ <DKHZ, and power is defined as B 1 + (v) <B 2 + (v) <B 3 + (v).
따라서 수평 동기 신호단(6)으로 AKHZ의 수평주파수가 입력되면 수평구동부(7)를 거쳐 수평출력부(8)에 인가되면서 수평 펄스를 출력하고, 주파수 변환기(9)에서는 AKHZ의 수평주파수에 해당하는 전압을 비교기(OP1)(OP2)의입력단으로 공급하는데, 이의입력단에 걸려있는 분압 전압 보다는 낮아, 상기 비교기(OP1)(OP2)의 출력은 로우 상태로 제3전원 제어부(13)와 제2전원 제어부(12)에 인가된다.Therefore, when the horizontal frequency of AKHZ is input to the horizontal synchronization signal terminal 6, the horizontal pulse is output to the horizontal output unit 8 via the horizontal driver 7, and the frequency converter 9 corresponds to the horizontal frequency of AKHZ. Voltage of the comparator (OP 1 ) (OP 2 ) To the input stage, Lower than the divided voltage applied to the input terminal, the outputs of the comparators OP 1 and OP 2 are applied to the third power control unit 13 and the second power control unit 12 in a low state.
따라서 트랜지스터(Q4)가 오프됨에 따라 제어용 트랜지스터(Q1)가 오프되어 전원(B3 +)은 차단되고, 또한 트랜지스터(Q5)도 오프됨에 따라 제어용 트랜지스터(Q2)도 오프되어 전원(B2 +)도 차단된다.Therefore, as the transistor Q 4 is turned off, the control transistor Q 1 is turned off to cut off the power supply B 3 + , and as the transistor Q 5 is turned off, the control transistor Q 2 is turned off to turn off the power source ( B 2 + ) is also blocked.
그러므로 전원(B1 +)만이 제1전원 제어부(11)의 제어용 트랜지스터(Q3)를 지나 플라이백트랜스(FBT2)에 공급되므로 고압단(H,V)에서는 안정된 고압이 출력된다.Therefore, only the power source B 1 + is supplied to the flyback transformer FBT 2 through the control transistor Q 3 of the first power source control unit 11, so that a stable high voltage is output at the high voltage terminals H and V.
이때 BKHZ의 수평 주파수가 수평 동기 신호단(6)으로 입력되면 주파수 변환기(9)의 출력 전압이 상승하여 비교기(OP1)(OP2)의입력단으로 인가되는데, 상기 전압은 비교기(OP2)의입력단으로 인가되는 분압전압 보다는 높고, 비교기(OP1)의입력단으로 인가되는 분압 전압 보다는 낮아, 비교기(OP1)의 출력은 로우 상태로 제3전원 제어부(13)에 인가되고, 또한 비교기(OP2)의 출력은 하이 상태로 제2전원 제어부(12)에 인가된다.At this time, when the horizontal frequency of the BKHZ is input to the horizontal synchronization signal terminal 6, the output voltage of the frequency converter 9 rises, so that the comparator OP 1 (OP 2 ) It is applied to the input stage, the voltage of the comparator (OP 2 ) Higher than the divided voltage applied to the input terminal, of the comparator (OP 1) Lower than the divided voltage applied to the input terminal, the output of the comparator OP 1 is applied to the third power control unit 13 in a low state, and the output of the comparator OP 2 is high in the second power control unit 12. Is applied to.
따라서 제3전원 제어부(13)의 트랜지스터(Q4)(Q1)는 차례로 오프되어, 전원(B3 +)은 차단되고, 제2전원 제어부(12)의 트랜지스터(Q5)(Q2)는 차례로 온되어 전원(B2 +)은 트랜지스터(Q2)(Q3)를 차례로 통해 플라이백트랜스(FBT2)로 공급되므로 수평주파수가 상승하여 고압이 하강한 것을 감쇄시켜 일정 고압을 출력시킨다.Accordingly, the transistors Q 4 (Q 1 ) of the third power source control unit 13 are sequentially turned off, the power source B 3 + is cut off, and the transistors Q 5 (Q 2 ) of the second power source control unit 12 are turned off. Are sequentially turned on, so that the power supply B 2 + is supplied to the flyback transformer FBT 2 through the transistors Q 2 and Q 3 in order to attenuate the decrease in the high voltage and output a constant high voltage. .
한편 CKHZ의 수평 주파수가 수평 동기 신호단(6)으로 입력되면 주파수 변환기(9)의 출력 전압이 더욱 상승하여 비교기(OP1)(OP2)의 출력은 모두 하이 상태로 제2전원 제어부(12)와 제3전원 제어부(13)에 인가된다.On the other hand, when the horizontal frequency of the CKHZ is input to the horizontal synchronizing signal terminal 6, the output voltage of the frequency converter 9 further increases, so that the outputs of the comparators OP 1 and OP 2 are all high and the second power control unit 12 ) And the third power supply control unit 13.
따라서 각부의 트랜지스터(Q5)(Q2) 및 트랜지스터(Q4)(Q1)가 온되어 전원(B3 +)이 트랜지스터(Q1)(Q2)(Q3)를 거쳐 플라이백트랜스(FBT2)에 공급되므로 수평주파수의 상승으로 인한 고압의 하강을 감쇄하여 항상 일정 고압이 출력되게 한다.Therefore, transistors Q 5 (Q 2 ) and transistors Q 4 (Q 1 ) of each part are turned on so that the power supply B 3 + passes through the transistors Q 1 (Q 2 ) (Q 3 ) and the flyback transformer. Since it is supplied to (FBT 2 ), the high pressure drop caused by the increase of the horizontal frequency is attenuated so that a constant high pressure is always output.
이때 DKHZ의 수평 주파수가 수평 동기 신호단(6)으로 입력되면 주파수 변환기(9)의 출력은 더욱 상승하나 비교기(OP1)(OP2)의 출력 전압은 하이 상태로 일정하여 플라이백트랜스(FBT2)에는 계속 전원(B3 +)이 공급되므로 높은 수평 주파수의 입력으로 인한 고압의 하강이 발생되나 이때 고압의 하강에 따라 낮아지는 (가)점의 전위를 증폭부(10)에서 검출하고, 반전 증폭하여, 제1전원 제어부(11)내 부스트업용 트랜지스터(Q6)의 베이스 전위를 상승시키기 때문에 제어용 트랜지스터(Q3)의 바이어스가 깊어져 이때 플라이백트랜스(FBT2)의 일차측 코일에 가해지는 전원(B3 +)에 의해 바로 고압은 안정되어 고압단(H,V)에서는 일정 고압이 출력되는 것이다.At this time, when the horizontal frequency of the DKHZ is input to the horizontal synchronization signal terminal 6, the output of the frequency converter 9 is further increased, but the output voltage of the comparator OP 1 (OP 2 ) is kept high and the flyback transformer FBT is maintained. 2 ) is continuously supplied with power (B 3 + ), the high pressure drops due to the input of a high horizontal frequency, but at this time the potential of the point (A) lowered by the high pressure drop is detected by the amplifier 10, By inverting and amplifying, the base potential of the boost-up transistor Q 6 in the first power supply control unit 11 is raised, so that the bias of the control transistor Q 3 is deepened and is applied to the primary coil of the flyback transformer FBT 2 . The high pressure is immediately stabilized by the applied power (B 3 + ), and a constant high pressure is output at the high pressure terminals (H, V).
상기한 바와 같이 본 고안은 제2,3전원 제어부로 각 전원을 절환시키고, 제1전원 제어부로 미세조정을 이루기 때문에, 트랜지스터의 소비전력이 현격하게 감소하여, 트랜지스터의 과열을 방지시킬 수 있는 효과가 있다.As described above, the present invention switches each power supply to the second and third power supply control units, and makes fine adjustments to the first power supply control unit. Thus, power consumption of the transistors is significantly reduced, thereby preventing overheating of the transistors. There is.
Claims (1)
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860022114U KR900004871Y1 (en) | 1986-12-31 | 1986-12-31 | Anti-over heating high voltage stabilization circuit |
| JP1987201579U JPH0526855Y2 (en) | 1986-12-31 | 1987-12-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860022114U KR900004871Y1 (en) | 1986-12-31 | 1986-12-31 | Anti-over heating high voltage stabilization circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880013792U KR880013792U (en) | 1988-08-30 |
| KR900004871Y1 true KR900004871Y1 (en) | 1990-05-31 |
Family
ID=19258710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860022114U KR900004871Y1 (en) | 1986-12-31 | 1986-12-31 | Anti-over heating high voltage stabilization circuit |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0526855Y2 (en) |
| KR (1) | KR900004871Y1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100428943B1 (en) * | 2001-08-29 | 2004-04-28 | 박성용 | An emergency light without trams former and relay |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5160414A (en) * | 1974-11-22 | 1976-05-26 | Sony Corp |
-
1986
- 1986-12-31 KR KR2019860022114U patent/KR900004871Y1/en not_active IP Right Cessation
-
1987
- 1987-12-28 JP JP1987201579U patent/JPH0526855Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63173973U (en) | 1988-11-11 |
| JPH0526855Y2 (en) | 1993-07-07 |
| KR880013792U (en) | 1988-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2024440C (en) | Dimmer control circuit | |
| JPS59110275A (en) | Switching power source with inoperating circuit | |
| US5317497A (en) | Internally excited, controlled transformer saturation, inverter circuitry | |
| US4029993A (en) | Two level inverter circuit | |
| KR900004871Y1 (en) | Anti-over heating high voltage stabilization circuit | |
| US4900988A (en) | High voltage stabilizing circuit for preventing overheat | |
| WO2007147725A1 (en) | Method for detecting the cutting off signal of bjt in an electronic ballast and the electronic ballast | |
| KR100375706B1 (en) | An arrangement for reducing and stabilizing the amplification of a darlington-coupled output stage | |
| US4831311A (en) | High voltage stabilizing circuit for prevention of overheating | |
| KR900004806Y1 (en) | Anti-overheating highvoltage stabilization circuit | |
| KR900004805Y1 (en) | Anti-overheating highvoltage stabilization circuit | |
| KR910007189Y1 (en) | Tuning voltage stabilizing circuit | |
| JP2594258B2 (en) | Hybrid power amplifier | |
| JPH02202272A (en) | Television receiver | |
| KR930004819Y1 (en) | High voltage stabilization circuit | |
| KR0136655Y1 (en) | Horizontal size correction circuit of multi-mode monitor | |
| KR930000856Y1 (en) | High voltage stabilization circuit | |
| KR960006092Y1 (en) | Base driving current compensation circuit | |
| KR910000532Y1 (en) | High voltage automatic control circuit | |
| JPH0373191B2 (en) | ||
| KR900002160Y1 (en) | Solenoid driving circuit of electronic range | |
| KR940005828Y1 (en) | Monitor protective circuit against unnecessary frequency horizontal synchronization signal | |
| KR910000535Y1 (en) | Dc voltage limiting circuit using damp pulse | |
| JP2889372B2 (en) | Stabilized power supply circuit | |
| KR900009586Y1 (en) | Circuit for controlling dimensious and shape |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19940326 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |