JP2889372B2 - Stabilized power supply circuit - Google Patents

Stabilized power supply circuit

Info

Publication number
JP2889372B2
JP2889372B2 JP2337140A JP33714090A JP2889372B2 JP 2889372 B2 JP2889372 B2 JP 2889372B2 JP 2337140 A JP2337140 A JP 2337140A JP 33714090 A JP33714090 A JP 33714090A JP 2889372 B2 JP2889372 B2 JP 2889372B2
Authority
JP
Japan
Prior art keywords
voltage
transistor
power supply
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2337140A
Other languages
Japanese (ja)
Other versions
JPH04207355A (en
Inventor
優 白川
学 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP2337140A priority Critical patent/JP2889372B2/en
Publication of JPH04207355A publication Critical patent/JPH04207355A/en
Application granted granted Critical
Publication of JP2889372B2 publication Critical patent/JP2889372B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Receiver Circuits (AREA)
  • Details Of Television Scanning (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は電子機器に用いられる直流電源回路に関
し、特に、電流をスイッチングして平滑化することによ
り、安定した直流電圧を得ることができるスイッチング
安定化電源回路に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a DC power supply circuit used for an electronic device, and more particularly, to a switching method capable of obtaining a stable DC voltage by switching and smoothing a current. It relates to a stabilized power supply circuit.

[従来の技術] 電子機器における電源電圧には、通常直流電圧が用い
られる。商用電源(交流100、50Hz/60Hz)は、第7図
(a)に示されるような波形を有する。この商用電源は
ダイオードで整流され、第7図(b)に示される波形を
有する電流となる。この整流された電流をコンデンサで
平滑化することにより、第7図(c)に示されるような
直流電圧を得ることができる。
[Prior Art] A DC voltage is usually used as a power supply voltage in an electronic device. The commercial power supply (AC 100, 50 Hz / 60 Hz) has a waveform as shown in FIG. This commercial power supply is rectified by a diode, and becomes a current having a waveform shown in FIG. 7 (b). By rectifying the rectified current with a capacitor, a DC voltage as shown in FIG. 7 (c) can be obtained.

第7図(c)を参照して、このようにして取出された
直流電圧にはリップル分が含まれている。また、大きな
負荷を持つ他の電子機器が商用電源に接続されると、第
7図(a)に示される商用電源の振幅が変動する。それ
によって、第7図(c)に示されるような直流電圧の電
圧値が変動するおそれがある。このような変動は電子機
器の動作に悪影響を及ぼすため、直流電圧を安定化する
ために種々の方法が用いられている。この方法は、シリ
ーズレギュレータとスイッチングレギュレータに大別さ
れる。
Referring to FIG. 7 (c), the DC voltage thus obtained includes a ripple component. Further, when another electronic device having a large load is connected to the commercial power supply, the amplitude of the commercial power supply shown in FIG. 7A fluctuates. As a result, the voltage value of the DC voltage as shown in FIG. 7 (c) may fluctuate. Since such fluctuation has an adverse effect on the operation of the electronic device, various methods are used to stabilize the DC voltage. This method is roughly classified into a series regulator and a switching regulator.

シリーズレギュレータの最も簡単な例は、ツェナーダ
イオードを用いたものである。この方式では、抵抗とツ
ェナーダイオードとに電流を流し、ツェナー電圧を出力
として取出している。しかし、この方法はドロップ式で
あり、余剰の電流がすべて熱として発散される。そのた
め効率が悪く、回路にも悪影響を及ぼすという欠点があ
る。
The simplest example of a series regulator uses a Zener diode. In this method, a current flows through a resistor and a Zener diode, and a Zener voltage is extracted as an output. However, this method is a drop method, and all excess current is dissipated as heat. Therefore, there is a disadvantage that the efficiency is low and the circuit is adversely affected.

一方、スイッチングレギュレータは、第9図に示され
るように、非安定電圧Vinを、何らかのスイッチング手
段を用いてONの部分74およびOFFの部分72に分割し、そ
れを平滑して直流電圧を得るものである。ON、OFFの部
分の時間の比率を変化させることにより、任意の安定し
た出力直流電圧を得ることができる。スイッチングレギ
ュレータは、ON、OFFの開閉方法により種々な名称に分
類される。しかし、そのどれもがスイッチング動作を基
本としているため、総称してスイッチングレギュレータ
またはスイッチング安定化電源と呼ばれる。
On the other hand, the switching regulator divides the unstable voltage Vin into an ON portion 74 and an OFF portion 72 by using some switching means, as shown in FIG. 9, and obtains a DC voltage by smoothing the divided portions. It is. An arbitrary stable output DC voltage can be obtained by changing the time ratio of the ON and OFF portions. Switching regulators are classified into various names according to the ON / OFF switching method. However, since all of them are based on switching operation, they are collectively called a switching regulator or a switching stabilized power supply.

この方法によると、再び第9図を参照して、スイッチ
ング手段がOFFのときには流れる電流は0となり、スイ
ッチング手段がONのときには電圧が0となる。消費電力
P=V×Iであるから、理想的にはスイッチング安定化
電源の消費電力は0となる。
According to this method, referring again to FIG. 9, when the switching means is OFF, the flowing current becomes 0, and when the switching means is ON, the voltage becomes 0. Since the power consumption P = V × I, the power consumption of the switching stabilized power supply is ideally zero.

しかし第10図を参照して、現実にはON時の電圧が0.7V
〜1.0Vぐらいあること、および電圧波形と電流波形とが
ともになまることとにより、第10図の斜線で示されるよ
うに、電圧波形と電流波形とが交差する箇所が生ずる。
したがって、スイッチングレギュレータにおいてもこの
部分で発熱が起き、一定の電力が消費される。しかし、
前述のシリーズレギュレータ方式に比べ、スイッチング
レギュレータ方式は軽量、高密度設計化が進み、制御も
容易なため、現在では広く使われている。
However, referring to Fig. 10, the voltage at ON is actually 0.7V
Due to about 1.0 V and the duplication of the voltage waveform and the current waveform, a portion where the voltage waveform and the current waveform intersect occurs as shown by hatching in FIG.
Therefore, even in the switching regulator, heat is generated in this portion, and constant power is consumed. But,
Compared with the above-mentioned series regulator system, the switching regulator system has been widely used at present because it has been designed to be lightweight and high-density and easy to control.

第8図は、従来のスイッチング安定化電源回路を用い
たカラーテレビの電源部分の回路ブロック図である。第
8図を参照して、このカラーテレビの電源回路は、後述
する水平出力(第11図)を得るための水平発振回路10、
水平励振回路12、水平出力回路14と、商用電源を整流し
平滑化することにより得られた非安定直流電圧26と、水
平出力回路14および非安定直流電圧26に接続され、水平
出力回路14から出力される波形を昇圧するためのフライ
バックトランス16と、フライバックトランス16に接続さ
れ、フライバックトランス16によって高圧に昇圧された
波形を整流するためのダイオード18と、ダイオード18に
接続され、分布容量22を有するブラウン管20と、フライ
バックトランス16によって小・中圧に昇圧された波形を
整流するためのダイオード66と、ダイオード66により整
流された波形によって駆動される小・中圧機器68と、フ
ライバックトランス16と非安定直流電圧26とに接続さ
れ、非安定直流電圧26から与えられる非安定な直流電圧
を安定した直流電圧に変換し、フライバックトランス16
の一次側コイルに励振用電源として供給するための従来
の安定化電源回路62とを含む。
FIG. 8 is a circuit block diagram of a power supply portion of a color television using a conventional switching stabilized power supply circuit. Referring to FIG. 8, a power supply circuit of the color television includes a horizontal oscillation circuit 10 for obtaining a horizontal output (FIG. 11) to be described later.
The horizontal excitation circuit 12, the horizontal output circuit 14, the unstable DC voltage 26 obtained by rectifying and smoothing the commercial power supply, and the horizontal output circuit 14 and the unstable DC voltage 26 A flyback transformer 16 for boosting the output waveform, a diode 18 connected to the flyback transformer 16, and a diode 18 for rectifying the waveform boosted to a high voltage by the flyback transformer 16, and a diode 18 A cathode ray tube 20 having a capacity 22, a diode 66 for rectifying a waveform boosted to a small / medium pressure by the flyback transformer 16, a small / medium voltage device 68 driven by the waveform rectified by the diode 66, The flyback transformer 16 is connected to the unstable DC voltage 26 and converts the unstable DC voltage given from the unstable DC voltage 26 to a stable DC voltage. Iback transformer 16
And a conventional stabilized power supply circuit 62 for supplying power to the primary coil as excitation power.

水平出力回路14から出力される水平出力波形(第11
図)は、ブラウン管20の水平方向を走査するのに必要な
出力である。第11図を参照して、水平出力の水平パルス
78の間隔は、ブラウン管20の陰極から発射された電子ビ
ームが、ブラウン管20の螢光面上を走査する1水平走査
期間に相当する。水平パルス78の持続する期間は、走査
の基線が次の走査の先頭に戻るために必要な期間(帰線
期間)に相当する。
The horizontal output waveform output from the horizontal output circuit 14 (11th
FIG. 2 shows an output necessary for scanning the cathode ray tube 20 in the horizontal direction. Referring to FIG. 11, horizontal output horizontal pulse
The interval of 78 corresponds to one horizontal scanning period in which the electron beam emitted from the cathode of the cathode ray tube 20 scans on the phosphor screen of the cathode ray tube 20. The period during which the horizontal pulse 78 lasts corresponds to the period required for the baseline of the scan to return to the beginning of the next scan (retrace period).

電子ビームをブラウン管20の陰極から発射し、ブラウ
ン管20の螢光面に到達させるためには、高電圧が必要と
される。この電圧は、たとえば21インチのブラウン管で
は約25KVである。この高圧は、水平出力を利用して得ら
れている。第11図に示されるように、水平出力回路14か
ら得られた波形は、約900Vのピーク値を持つパルスであ
る。このパルスをフライバックトランス16で昇圧し、よ
り高いピーク値を持つ信号を二次側コイルに得る。この
出力をダイオード18と、ブラウン管20を持つ分布容量22
とによって整流することにより、数十KVの高圧が得られ
る。
In order to emit an electron beam from the cathode of the cathode ray tube 20 and reach the phosphor screen of the cathode ray tube 20, a high voltage is required. This voltage is, for example, about 25 KV for a 21-inch cathode ray tube. This high pressure is obtained using a horizontal output. As shown in FIG. 11, the waveform obtained from the horizontal output circuit 14 is a pulse having a peak value of about 900V. This pulse is boosted by the flyback transformer 16 and a signal having a higher peak value is obtained in the secondary coil. This output is connected to a diode 18 and a distributed capacitor 22 having a cathode ray tube 20.
By the rectification, a high voltage of several tens of KV can be obtained.

水平出力は、電子ビームによるブラウン管20の水平走
査にも利用される。この場合、水平出力はフライバック
トランス16のほかに、図示されない偏向コイルに与えら
れる。コイルとコンデンサとの共振作用により、水平方
向の走査に必要な偏向電流が得られる。
The horizontal output is also used for horizontal scanning of the cathode ray tube 20 by the electron beam. In this case, the horizontal output is supplied to a deflection coil (not shown) in addition to the flyback transformer 16. Due to the resonance action between the coil and the capacitor, a deflection current required for horizontal scanning is obtained.

再び第8図を参照して、フライバックトランス16は、
一端が水平出力回路14の出力に、他端が安定化電源回路
62に接続され、安定化電源回路62から与えられる直流電
圧を電源として、水平出力によってフライバックトラン
ス16の二次側巻線を励振するための一次側巻線28と、二
次側に設けられ、一次側巻線28と電磁的に結合し、高圧
を出力するための高圧用二次巻線30と、同じく一次側巻
線28と電磁的に結合し、小・中圧機器68に所定の電圧の
信号を供給するための小・中圧用二次巻線58と、一端が
非安定直流電圧26に、他端が安定化電源回路62にそれぞ
れ接続され、非安定直流電圧26から安定化電源回路62に
流れる電流の増加速度をそのインダクタンス分に応じた
速度に制限する二次側巻線32とを含む。
Referring again to FIG. 8, the flyback transformer 16
One end is the output of the horizontal output circuit 14, and the other end is the stabilized power supply circuit.
A primary winding 28 for exciting a secondary winding of the flyback transformer 16 by a horizontal output using a DC voltage supplied from the stabilized power supply circuit 62 as a power supply, and a secondary winding provided on the secondary side. A high-voltage secondary winding 30 for outputting a high voltage, which is electromagnetically coupled to the primary winding 28, and also electromagnetically coupled to the primary winding 28, and a predetermined A secondary winding 58 for supplying small and medium voltage for supplying a voltage signal, one end is connected to the unstable DC voltage 26, and the other end is connected to the stabilized power supply circuit 62, respectively. And a secondary winding 32 for limiting the rate of increase of the current flowing through the circuit 62 to a rate corresponding to the inductance.

安定化電源回路62は、アノードが二次側巻線32に、カ
ソードが一次側巻線28にそれぞれ接続され、ゲートに与
えられるパルスに応答してアノードからカソードへの電
流の導通を断続するためのSCR(Silicon Controlled Re
ctifier)64と、SCR64のカソードと接地との間に接続さ
れ、SCR64の出力電圧を平滑化するための平滑用コンデ
ンサ42と、SCR64の出力と、SCR64のゲートと、小・中圧
用二次コイル58とに接続され、SCR64の出力電圧および
小・中圧用二次巻線58から得られる電圧とに応答して、
SCR64と、その出力が一定の電圧となるようにON・OFFす
るための制御信号を発生する制御用回路90とを含む。
The stabilized power supply circuit 62 has an anode connected to the secondary winding 32 and a cathode connected to the primary winding 28, and interrupts the conduction of current from the anode to the cathode in response to a pulse applied to the gate. SCR (Silicon Controlled Re
ctifier) 64, connected between the cathode of SCR64 and ground, and used for smoothing capacitor 42 for smoothing the output voltage of SCR64, the output of SCR64, the gate of SCR64, and the secondary coil for small and medium voltage 58, and in response to the output voltage of the SCR 64 and the voltage obtained from the small / medium voltage secondary winding 58,
The control circuit 90 includes an SCR 64 and a control circuit 90 that generates a control signal for turning on and off such that the output thereof has a constant voltage.

SCR64は、アノードからカソードへ電流が流れるダイ
オードとしての性質を持つ。SCR64は、アノード電圧が
導通に必要な一定電圧以下であっても、そのゲート端子
にパルスが印加されることにより導通する。また、SCR6
4は一旦導通すればそのまま導通し続ける性質(自己保
持作用)を持つ。SCR64の導通を止めるためには、アノ
ードとカソードとに逆電圧を印加すればよい。
The SCR 64 has the property of a diode in which current flows from the anode to the cathode. The SCR 64 is turned on by applying a pulse to its gate terminal even if the anode voltage is equal to or lower than a certain voltage required for turning on. Also, SCR6
4 has a property (self-holding action) of continuing conduction as it is once conducted. To stop the conduction of the SCR 64, a reverse voltage may be applied to the anode and the cathode.

SCR64は上述のようにスイッチング機能を有する。こ
のスイッチング機能を利用して、非安定直流電圧26から
与えられる電圧(約130V)を開閉し、110Vの一定の電源
をつくり出すのが安定化電源回路62の役割である。SCR6
4から出力され、平滑用コンデンサ42によって平滑化さ
れた電圧と、規定の110Vとの間の誤差を検出し、その誤
差に応じてSCR64のゲート端子にパルスを加えるタイミ
ングを制御することにより、安定化電源回路62の出力と
して一定の電圧が得られる。
The SCR 64 has a switching function as described above. The role of the stabilized power supply circuit 62 is to use this switching function to open and close the voltage (approximately 130 V) provided from the unstable DC voltage 26 to generate a constant power supply of 110 V. SCR6
An error between the voltage output from 4 and smoothed by the smoothing capacitor 42 and the specified 110 V is detected, and the timing of applying a pulse to the gate terminal of the SCR 64 is controlled in accordance with the error, thereby stabilizing the voltage. A constant voltage is obtained as the output of the power supply circuit 62.

第12図を参照して、制御用回路90は、SCR64のカソー
ドに接続され、SCR64から出力され、平滑用コンデンサ4
2によって平滑化された電圧と所定の電圧(110V)との
間の誤差を検出し、誤差信号を出力するための誤差検出
回路80と、小・中圧用二次巻線58と誤差検出回路80とに
接続され、水平出力によって小・中圧用二次巻線58に励
起されるフライバックパルスを積分し、さらに誤差検出
回路80からの誤差信号を重畳して出力するための積分回
路84と、積分回路84、誤差検出回路80に接続され、積分
回路84から与えられる電圧値を所定の電圧値でスライス
することにより、SCR64のゲートに加えられるゲートパ
ルスを発生するためのスライス・パルス整形回路82とを
含む。
Referring to FIG. 12, the control circuit 90 is connected to the cathode of the SCR 64, output from the SCR 64, and
2, an error detection circuit 80 for detecting an error between the voltage smoothed by step 2 and a predetermined voltage (110 V) and outputting an error signal, a small / medium voltage secondary winding 58 and an error detection circuit 80 An integration circuit 84 for integrating the flyback pulse excited by the horizontal output to the small / medium voltage secondary winding 58, further superimposing and outputting the error signal from the error detection circuit 80, An integrator circuit 84 is connected to the error detection circuit 80, and slices a voltage value given from the integrator circuit 84 by a predetermined voltage value to generate a gate pulse applied to the gate of the SCR 64. And

誤差検出回路80は、SCR64のカソードと接地電位との
間に直列に接続された抵抗および可変抵抗VRと、ベース
が可変抵抗VRに結合され、SCR64の出力電圧と、所定の
電圧との間の誤差を検出するためのトランジスタQ1と、
トランジスタQ1のコレクタにベースが接続され、トラン
ジスタQ1の出力を増幅するためのトランジスタQ2とを含
む。
The error detection circuit 80 includes a resistor and a variable resistor VR connected in series between the cathode of the SCR 64 and the ground potential, a base coupled to the variable resistor VR, and a voltage between the output voltage of the SCR 64 and a predetermined voltage. A transistor Q1 for detecting an error,
And a transistor Q2 having a base connected to the collector of transistor Q1 and amplifying the output of transistor Q1.

積分回路84は、容量C1、抵抗R1を含む。抵抗R1の一端
は二次巻線58とダイオード66(第8図)との接点に接続
されている。容量C1は、抵抗R1の他端と接地電位との間
に接続されている。抵抗R1と容量C1との接点は、抵抗を
介してトランジスタQ2のエミッタに接続されている。
The integration circuit 84 includes a capacitor C1 and a resistor R1. One end of the resistor R1 is connected to a contact point between the secondary winding 58 and the diode 66 (FIG. 8). The capacitance C1 is connected between the other end of the resistor R1 and the ground potential. The contact between the resistor R1 and the capacitor C1 is connected to the emitter of the transistor Q2 via the resistor.

スライス・パルス整形回路82は、トランジスタQ1のエ
ミッタと接地との間に設けられたツェナーダイオード88
と、ベースが抵抗R1、容量C1の接点に接続されたトラン
ジスタQ3と、トランジスタQ3のエミッタからトランジス
タQ1のエミッタに向けて順方向に接続されたダイオード
86とを含む。スライス・パルス整形回路82は、さらに、
ベースがトランジスタQ3のコレクタに接続されたトラン
ジスタQ4と、トランジスタQ4のエミッタがSCR64のゲー
トとの間に直列に接続された抵抗R3、容量C2とを含む。
The slice pulse shaping circuit 82 includes a Zener diode 88 provided between the emitter of the transistor Q1 and the ground.
And a transistor whose base is connected to the contacts of the resistor R1 and the capacitor C1, and a diode whose forward direction is connected from the emitter of the transistor Q3 to the emitter of the transistor Q1.
Including 86. The slice / pulse shaping circuit 82 further includes:
The transistor Q4 includes a transistor Q4 having a base connected to the collector of the transistor Q3, and a resistor R3 and a capacitor C2 connected in series between the emitter of the transistor Q4 and the gate of the SCR 64.

第7図〜第14図を参照して、従来の安定化電源回路を
用いたカラーテレビの電源回路は以下のように動作す
る。水平発振回路10、水平励振回路12、水平出力回路14
は、一次側巻線28に、第11図に示されるような水平出力
を与える。小・中圧用二次巻線58は、一次側巻線28と電
磁結合しているため、この水平出力に応答して、第13図
(a)に示されるようなフライバックパルスを制御用回
路90の積分回路84に与える。第13図(a)に示されるフ
ライバックパルスが第11図の水平出力と反転した極性を
有しているのは、小・中圧用二次巻線58の巻き方向がそ
のような方向に選ばれているからである。
Referring to FIGS. 7 to 14, the power supply circuit of a color television using the conventional stabilized power supply circuit operates as follows. Horizontal oscillation circuit 10, Horizontal excitation circuit 12, Horizontal output circuit 14
Gives the primary winding 28 a horizontal output as shown in FIG. Since the small / medium voltage secondary winding 58 is electromagnetically coupled with the primary winding 28, in response to this horizontal output, a flyback pulse as shown in FIG. The signal is supplied to an integrating circuit 84 of 90. The reason why the flyback pulse shown in FIG. 13 (a) has the polarity inverted from the horizontal output shown in FIG. 11 is that the winding direction of the small / medium voltage secondary winding 58 is selected in such a direction. It is because it is.

誤差検出回路80のトランジスタQ1は、SCR64のカソー
ド電圧、すなわち安定化電源回路62の出力電圧と所定の
電圧(110V)との間の誤差を検出し、誤差に応じた信号
をトランジスタQ2のベースに与える。トランジスタQ2は
この誤差信号を増幅し、積分回路84に与える。
The transistor Q1 of the error detection circuit 80 detects an error between the cathode voltage of the SCR 64, that is, the output voltage of the stabilized power supply circuit 62 and a predetermined voltage (110V), and outputs a signal corresponding to the error to the base of the transistor Q2. give. Transistor Q2 amplifies this error signal and provides it to integrating circuit 84.

積分回路84は、二次巻線58から与えられるフライバッ
クパルスを積分する(第13図(b))とともに、トラン
ジスタQ2からの誤差増幅出力の直流分に重畳する(第13
図(c)実線参照)。積分回路84の出力はスライス・パ
ルス整形回路82のトランジスタQ3のベースに加えられ
る。
The integrating circuit 84 integrates the flyback pulse supplied from the secondary winding 58 (FIG. 13 (b)) and superimposes it on the DC component of the error amplification output from the transistor Q2 (13th embodiment).
(See the solid line in FIG. (C)). The output of the integrating circuit 84 is applied to the base of the transistor Q3 of the slice pulse shaping circuit 82.

トランジスタQ3のベースに入力される波形は、ツェナ
ーダイオード88によって定まる電圧Vzでスライスされ、
トランジスタQ3のコレクタに、第13図(d)の実線で示
される波形が得られる。この信号はトランジスタQ4によ
って増幅された後、容量C2、抵抗R3からなる微分回路に
よって微分される。その結果、第13図(e)に示される
波形を有するゲートパルスが得られる。
The waveform input to the base of the transistor Q3 is sliced by the voltage Vz determined by the Zener diode 88,
The waveform shown by the solid line in FIG. 13 (d) is obtained at the collector of the transistor Q3. This signal is amplified by a transistor Q4 and then differentiated by a differentiating circuit including a capacitor C2 and a resistor R3. As a result, a gate pulse having the waveform shown in FIG. 13 (e) is obtained.

このゲートパルスはSCR64のゲートに入力される。こ
のパルスが入力されると、SCR64はターンオンし、アノ
ードに負の電圧が入力されるまで電流を増加させる。ア
ノードに加えられる負の電圧は、一次側間巻線28、二次
側巻線32の電磁結合により、水平出力に応答して与えら
れる。
This gate pulse is input to the gate of SCR64. When this pulse is input, the SCR 64 turns on and increases the current until a negative voltage is input to the anode. The negative voltage applied to the anode is given in response to the horizontal output by the electromagnetic coupling between the primary side winding 28 and the secondary side winding 32.

安定化電源回路62の出力電圧が変動する場合を考え
る。出力電圧が高くなる場合、トランジスタQ1のベース
電圧は上昇する。したがってトランジスタQ1のコレクタ
電流が上昇し、その結果トランジスタQ1のコレクタ電圧
が低下する。積分回路84において重畳される電圧が低下
するため、積分波形は第13図(c)の破線で示される図
のように下降する。したがって、ツェナーダイオード88
によってスライスされる点は、時間軸上で移動する。ト
ランジスタQ3のコレクタ電圧が低下する期間も短くな
る。したがって、第13図(e)に点線で示されるよう
に、SCR64がオンする時点が後に移動する。SCR64がオフ
する時点は水平出力によって定まるため、SCR64のアノ
ード電流は減少する。これにより、平滑用コンデンサ42
への充電電流は減少し、結果的に安定化電源回路62の出
力電圧が一定になるように制御される。
Consider a case where the output voltage of the stabilized power supply circuit 62 fluctuates. When the output voltage increases, the base voltage of the transistor Q1 increases. Therefore, the collector current of transistor Q1 increases, and as a result, the collector voltage of transistor Q1 decreases. Since the voltage superimposed in the integration circuit 84 decreases, the integration waveform falls as shown by the broken line in FIG. 13 (c). Therefore, Zener diode 88
The point sliced by moves on the time axis. The period during which the collector voltage of the transistor Q3 decreases is also shortened. Therefore, as shown by the dotted line in FIG. 13 (e), the point at which the SCR 64 is turned on moves later. The time at which the SCR64 is turned off is determined by the horizontal output, so the anode current of the SCR64 decreases. As a result, the smoothing capacitor 42
Is controlled so that the output voltage of the stabilized power supply circuit 62 becomes constant.

SCR64の動作について、特に第8図、第14図を参照し
て説明する。前述のように、第8図の水平出力回路14の
出力A点における波形は、第14図(a)の示されるよう
な波形である。二次巻線58の出力B点における波形は、
第13図(a)に示されるように、第14図(a)の波形が
反転されたものとなる。
The operation of the SCR 64 will be described with reference to FIGS. 8 and 14. As described above, the waveform at the output point A of the horizontal output circuit 14 in FIG. 8 is a waveform as shown in FIG. 14 (a). The waveform at the output B point of the secondary winding 58 is
As shown in FIG. 13 (a), the waveform of FIG. 14 (a) is inverted.

SCR64のゲートに第14図(b)に示されるようなゲー
トパルスが印加されると、前述のようにSCR64はターン
オンする。SCR64にはアノード電流が流れ始める。しか
し、非安定直流電圧26とSCR64との間には二次側巻線32
が直列に接続されているため、アノード電流の増加速度
はインダクタンス分に応じた速度に制限され、徐々に増
加する。
When a gate pulse as shown in FIG. 14B is applied to the gate of the SCR 64, the SCR 64 turns on as described above. The anode current starts to flow in SCR64. However, the secondary winding 32 is connected between the unstable DC voltage 26 and the SCR 64.
Are connected in series, the increasing speed of the anode current is limited to a speed corresponding to the inductance, and gradually increases.

第14図(a)に示される水平パルスの立上りが時点に
至ると、アノード電流は減少し始める。そして、アノー
ド電圧が第14図(c)に示されるように負のピークに達
することにより、SCR64はターンオフする。
When the rise of the horizontal pulse shown in FIG. 14 (a) reaches the point in time, the anode current starts to decrease. Then, when the anode voltage reaches a negative peak as shown in FIG. 14 (c), the SCR 64 is turned off.

このように、水平パルスの反転されたスライバックパ
ルスが重畳されたアノード電圧は、第14図(b)に示さ
れるゲートパルスによりターンオンし、アノード電圧自
身の負のパルスによりターンオフする。その結果、SCR6
4には第14図(d)に示されるようなアノード電流が流
れ、第14図(c)において「出力電圧」として示される
電圧部分が取出され、平滑用コンデンサ42によって平滑
化され、一定直流電圧を得ることができる。
As described above, the anode voltage on which the inverted sliback pulse of the horizontal pulse is superimposed is turned on by the gate pulse shown in FIG. 14B and turned off by the negative pulse of the anode voltage itself. As a result, SCR6
In FIG. 4, an anode current as shown in FIG. 14 (d) flows, and a voltage portion shown as “output voltage” in FIG. 14 (c) is taken out, smoothed by a smoothing capacitor 42, and Voltage can be obtained.

[発明が解決しようとする課題] 従来の安定化電源回路は、SCRを用いている。SCRはゲ
ートに印加されるパルスにより駆動される。そのため、
パルス性ノイズがゲートに印加されることにより誤作動
しやすいという問題点がある。また、従来の回路でSCR
を他の半導体能動素子に置換えると、ONからfOFに切換
わる際にスパイクノイズが発生し、素子が破壊されてし
まうという問題点があった。
[Problems to be Solved by the Invention] A conventional stabilized power supply circuit uses an SCR. The SCR is driven by a pulse applied to the gate. for that reason,
There is a problem in that erroneous operation is likely to occur when pulse noise is applied to the gate. In addition, SCR
Is replaced with another semiconductor active element, there is a problem that spike noise occurs when switching from ON to fOF, and the element is destroyed.

それゆえにこの発明の目的は、パルス性ノイズに対し
て誤動作を起こしにくく、かつスパイクノイズによって
素子が破壊されるおそれのない安定化電源回路を提供す
ることである。
SUMMARY OF THE INVENTION It is therefore an object of the present invention to provide a stabilized power supply circuit which is unlikely to cause a malfunction with respect to pulse noise and which is unlikely to be damaged by spike noise.

[課題を解決するための手段] この発明に係る安定化電源回路は、入力端子(ソー
ス)と、出力端子(ドレイン)と、制御端子(ゲート)
とを含み、前記入力端子(ソース)が非安定な直流電源
(26)に接続されるようにされ、前記接続端子(ゲー
ト)に入力される制御信号に応答して、前記入力端子
(ソース)と前記出力端子(ドレイン)との間の電流を
継続するためのトランジスタ(34)と、前記直流電源
(26)と前記トランジスタ(34)との間に接続されるよ
うに設けられ、前記トランジスタ(34)の導通時に、入
力電圧に対する電流の増加速度をそのインダクタンス分
に応じた速度に制限するフライバックトランス(16)の
二次側巻線(32)と、前記フライバックトランスの二次
側巻線(32)に対して逆極性となるように電磁的に結合
され、水平出力回路(14)からの水平出力に応答して、
前記トランジスタ(34)を流れる電流を減少させるフラ
イバックトランス(16)の一次側巻線(28)と、前記ト
ランジスタ(34)の前記出力端子(ドレイン)より出力
される電流を平滑化し、直流電圧に変換するための平滑
化手段(42)と、前記平滑化手段(42)で平滑化された
直流電圧に応答し、予め定められる電圧と前記平滑化さ
れた直流電圧との大小に応じて、前記トランジスタ(3
4)を制御するための制御信号を前記制御端子(ゲー
ト)に与えるための制御手段(36)と、前記フライバッ
クトランス(16)の二次側巻線(32)の中間点と前記制
御端子(ゲート)に接続され、前記水平出力に応答し
て、少なくとも前記制御手段(36)による前記トランジ
スタ(34)の遮断が行われるときを含む所定の期間、前
記制御信号が瞬時に遮断されることを防止するための手
段(40)とを設けてなるものである。
[Means for Solving the Problems] A stabilized power supply circuit according to the present invention includes an input terminal (source), an output terminal (drain), and a control terminal (gate).
Wherein the input terminal (source) is connected to an unstable DC power supply (26), and the input terminal (source) is responsive to a control signal input to the connection terminal (gate). A transistor (34) for continuing a current between the transistor (34) and the output terminal (drain); and a transistor (34) connected between the DC power supply (26) and the transistor (34). 34) The secondary winding (32) of the flyback transformer (16), which limits the rate of increase of the current with respect to the input voltage to the speed corresponding to the inductance during conduction, and the secondary winding of the flyback transformer. In response to the horizontal output from the horizontal output circuit (14), it is electromagnetically coupled to the line (32) to have the opposite polarity,
A primary winding (28) of a flyback transformer (16) for reducing a current flowing through the transistor (34), and a current output from the output terminal (drain) of the transistor (34), In response to the DC voltage smoothed by the smoothing means (42), and according to the magnitude of a predetermined voltage and the smoothed DC voltage, The transistor (3
4) a control means (36) for providing a control signal for controlling the control terminal (gate) to an intermediate point between a secondary winding (32) of the flyback transformer (16) and the control terminal (Gate), and in response to the horizontal output, the control signal is instantaneously interrupted for a predetermined period including at least when the control means (36) shuts off the transistor (34). And means (40) for preventing the above.

[作用] 上述の安定化電源回路においては、フライバックトラ
ンス(16)の一次側巻線(28)の作用により、トランジ
スタ(34)を通過する電流が減少する期間が設けられ
る。この間に制御手段(36)からトランジスタ(34)を
オフさせるための制御信号を出力したとき、この制御信
号は緩和される。そのため、トランジスタ(34)を流れ
る電流が瞬時に遮断されることがない。
[Operation] In the above-described stabilized power supply circuit, a period in which the current passing through the transistor (34) is reduced by the operation of the primary winding (28) of the flyback transformer (16) is provided. During this time, when a control signal for turning off the transistor (34) is output from the control means (36), the control signal is relaxed. Therefore, the current flowing through the transistor (34) is not instantaneously cut off.

[実施例] 第1図は、本発明の一実施例に係る安定化電源回路24
を含む、カラーテレビの電源回路のブロック図である。
第1図においては、第8図に示されている小・中圧用二
次巻線58は、図示を簡略化するために省略されている。
第1図に示される回路が第8図に示される回路と異なる
のは、従来の安定化電源回路64に代えて、本発明に係る
安定化電源回路24を含むことである。第1図と第8図と
において、同一の部品には同一の参照符号および名称が
与えられている。それらの機能も同一である。したがっ
て、ここではそれらについての詳しい説明は繰り返され
ない。
FIG. 1 shows a stabilized power supply circuit 24 according to an embodiment of the present invention.
FIG. 2 is a block diagram of a power supply circuit of a color television including
In FIG. 1, the small / medium voltage secondary winding 58 shown in FIG. 8 is omitted for simplicity.
The circuit shown in FIG. 1 differs from the circuit shown in FIG. 8 in that a stabilized power supply circuit 24 according to the present invention is included in place of the conventional stabilized power supply circuit 64. In FIGS. 1 and 8, the same parts are given the same reference numerals and names. Their functions are the same. Therefore, detailed description thereof will not be repeated here.

第1図を参照して、安定化電源回路24は、二次側巻線
32の一端にダイオード44を介してソースが結合され、ド
レインが一次側巻線28の一端に接続されたパワーMOSFET
34と、パワーMOSFET34のドレインと接地電位との間に接
続され、パワーMOSFET34の出力する電圧を平滑化するた
めの平滑用コンデンサ42と、パワーMOSFET34のドレイン
に接続され、平滑用コンデンサ42によって平滑化された
直流電圧と所定の一定電圧(たとえば110V)との誤差を
検出し、この誤差に応答してパワーMOSFET34を制御する
ための制御信号をパワーMOSFET34のゲートに与えるため
のスイッチング駆動回路36とを含む。
Referring to FIG. 1, the stabilized power supply circuit 24 has a secondary winding
A power MOSFET in which a source is coupled to one end of 32 through a diode 44 and a drain is connected to one end of the primary winding 28
34, connected between the drain of the power MOSFET 34 and the ground potential, and a smoothing capacitor 42 for smoothing the voltage output from the power MOSFET 34, and connected to the drain of the power MOSFET 34 and smoothed by the smoothing capacitor 42. A switching drive circuit 36 for detecting an error between the applied DC voltage and a predetermined constant voltage (for example, 110 V) and supplying a control signal for controlling the power MOSFET 34 to the gate of the power MOSFET 34 in response to the error. Including.

パワーMOSFET34とスイッチング駆動回路36との間に
は、ダイオード38がこの方向に接続されている。パワー
MOSFET34のゲートと二次側巻線32の中間点との間には、
二次側巻線32によって発生される負のパルスをパワーMO
SFET34のゲートに一定期間印加させるためのダイオード
40が接続されている。
A diode 38 is connected between the power MOSFET 34 and the switching drive circuit 36 in this direction. power
Between the gate of the MOSFET 34 and the midpoint of the secondary winding 32,
The negative pulse generated by the secondary winding 32 is
Diode for applying voltage to the gate of SFET34 for a certain period
40 are connected.

第2図に示されるように、第1図のパワーMOSFET34は
トランジスタ34aと置換えることができる。第2図を参
照して、このトランジスタ34aのエミッタはダイオード4
4に接続されている。コレクタは一次側巻線28の一端に
接続されている。ベースはダイオード38を介してスイッ
チング駆動回路36に、またダイオード40を介して二次側
巻線32の中間点に接続されている。
As shown in FIG. 2, the power MOSFET 34 of FIG. 1 can be replaced by a transistor 34a. Referring to FIG. 2, the emitter of this transistor 34a is a diode 4
Connected to 4. The collector is connected to one end of the primary winding 28. The base is connected to a switching drive circuit 36 via a diode 38 and to an intermediate point of the secondary winding 32 via a diode 40.

第1図に示される安定化電源回路24と、第2図に示さ
れる安定化電源回路24aとは、全く同様に動作する。以
下では説明の簡略化のために第2図に従ってこの安定化
電源回路の動作が説明される。トランジスタ34aはPNP型
トランジスタである。トランジスタ34aはしたがって、
ベース電圧よりエミッタ電圧が高いときに導通し、エミ
ッタからコレクタへ電流が流れる。この電流をコレクタ
電流と呼ぶ。
The stabilized power supply circuit 24 shown in FIG. 1 and the stabilized power supply circuit 24a shown in FIG. 2 operate in exactly the same manner. Hereinafter, the operation of this stabilized power supply circuit will be described with reference to FIG. 2 for simplification of the description. The transistor 34a is a PNP transistor. Transistor 34a is therefore
Conduction occurs when the emitter voltage is higher than the base voltage, and current flows from the emitter to the collector. This current is called a collector current.

第3図を参照して、水平出力(a)およびトランジス
タ34aのエミッタ電圧(b)は、第14図を参照してすで
に説明された水平パルス(第14図(a))、アノード電
圧(第14図(c))と同様である。また、スイッチング
駆動回路36からトランジスタ34aのベースに加えられる
ベース制御用電圧(第3図(d))は、第13図(d)に
示される、従来の装置のトランジスタQ3のコレクタ電圧
を得るための回路と同様の回路によって得ることができ
る。
Referring to FIG. 3, the horizontal output (a) and the emitter voltage (b) of the transistor 34a correspond to the horizontal pulse (FIG. 14 (a)) and the anode voltage (FIG. 14) already described with reference to FIG. It is the same as FIG. 14 (c)). The base control voltage (FIG. 3 (d)) applied from the switching drive circuit 36 to the base of the transistor 34a is used to obtain the collector voltage of the transistor Q3 of the conventional device shown in FIG. 13 (d). Can be obtained by a circuit similar to the above circuit.

このベース制御用電圧によってトランジスタ34aがO
N、OFFすることにより、トランジスタ34aには、第3図
(e)に示される波形を有するコレクタ電流が流れる。
この動作は、第14図に示される、従来のSCRを用いたも
のとほぼ同様である。しかし、本発明に係る安定化電源
回路24aにおいては、以下の点に特徴がある。
This base control voltage causes the transistor 34a to
By turning N and OFF, a collector current having a waveform shown in FIG. 3E flows through the transistor 34a.
This operation is almost the same as that using the conventional SCR shown in FIG. However, the stabilized power supply circuit 24a according to the present invention has the following features.

このトランジスタ34aにおいては、ベースがダイオー
ド40を介して二次側巻線32の中点に接続されている。こ
の部分の電位は第3図(e)に示されるコレクタ電流の
減少部分において、第3図(c)に示されるように、エ
ミッタ電圧よりも下降する。したがって、この区間でス
イッチング駆動回路36が第3図(d)に示されるベース
制御用電圧によってトランジスタ34aを切断しようとし
ても、第3図(c)により示される電圧下降部分のた
め、電流がトランジスタ34aのエミッタから、ベース、
ダイオード40を介して二次側巻線32につながる経路に流
れる。そのため、スイッチング駆動回路36によりトラン
ジスタ34aの遮断動作の際にも、電流が瞬時に切断され
ることがない。トランジスタ34aのコレクタにスパイク
性ノイズが発生するおそれはない。
In the transistor 34a, the base is connected to the middle point of the secondary winding 32 via the diode 40. The potential of this portion falls below the emitter voltage at the portion where the collector current decreases as shown in FIG. 3 (e), as shown in FIG. 3 (c). Therefore, even if the switching drive circuit 36 tries to cut off the transistor 34a by the base control voltage shown in FIG. 3D during this section, the current is reduced by the voltage drop portion shown in FIG. 3C. 34a emitter, base,
The current flows through a path connected to the secondary winding 32 via the diode 40. Therefore, even when the switching drive circuit 36 turns off the transistor 34a, the current is not instantaneously cut off. There is no risk of spike noise occurring at the collector of the transistor 34a.

よく知られているように、スパイクノイズはOFFからO
Nへのスイッチング時よりも、ONからOFFへのスイッチン
グ時の方が大きくなる。これは、印加されている電圧が
瞬時に切断されたとしても、回路には過渡応答特性があ
るため、出力は大きく振動しながら0に収束していくと
いう現象が発生するためである。したがって、以上のよ
うにONからOFFへのスイッチング時にエミッタからの電
流を速やかに他に流すことにより、コレクタにスパイク
性ノイズが発生するおそれは小さくなる。
As is well known, spike noise is changed from OFF to O
Switching from ON to OFF is larger than switching to N. This is because even if the applied voltage is cut off instantaneously, the circuit has a transient response characteristic, so that a phenomenon occurs in which the output converges to 0 while vibrating largely. Therefore, as described above, the current from the emitter is promptly supplied to the other at the time of switching from ON to OFF, so that the possibility that spike noise is generated in the collector is reduced.

スイッチング駆動回路36から出力されるベース制御用
電圧は、トランジスタ34aがベースに印加される一定電
圧によって駆動される性質を有するため、第3図(d)
に示されるような矩形波であればよい。また、この場合
スイッチング駆動回路36は、トランジスタ34aのベース
から電流が流れ込むことが可能な回路であればよい。
Since the base control voltage output from the switching drive circuit 36 has the property that the transistor 34a is driven by a constant voltage applied to the base, FIG.
May be a rectangular wave as shown in FIG. In this case, the switching drive circuit 36 may be any circuit as long as current can flow from the base of the transistor 34a.

このようにスイッチング素子としてトランジスタ34a
(あるいはパワーMOSFET34)を採用することにより、ス
イッチング素子を駆動する信号は前述のように矩形波で
あればよい。従来のSCRを用いた場合と異なり、仮にパ
ルス性ノイズがトランジスタのベースに印加されたとし
ても、トランジスタ34aが誤動作するおそれはない。そ
のため、安定して動作することができる安定化電源回路
を提供することができる。
Thus, the transistor 34a is used as a switching element.
(Or the power MOSFET 34), the signal for driving the switching element may be a rectangular wave as described above. Unlike the case where a conventional SCR is used, even if pulse noise is applied to the base of the transistor, there is no possibility that the transistor 34a malfunctions. Therefore, a stabilized power supply circuit that can operate stably can be provided.

第4図は、この発明の第2の実施例に係る安定化電源
回路46を用いたカラーテレビの電源回路の回路ブロック
図である。第4図に示される回路が第1図に示される回
路と異なるのは、安定化電源回路24に代えて、一次側巻
線28の一端ならびに中点、および二次側巻線32を介して
非安定直流電圧26に接続され、一次側巻線28に対して安
定した直流電圧を供給するための安定化電源回路46を含
むことである。第1図と第4図とにおいて、同一の部品
には同一の参照符号および名称が与えられている。それ
らの機能も同一である。したがって、ここではそれらに
ついての詳しい説明は繰り返されない。
FIG. 4 is a circuit block diagram of a power supply circuit of a color television using a stabilized power supply circuit 46 according to a second embodiment of the present invention. The circuit shown in FIG. 4 is different from the circuit shown in FIG. 1 in that the stabilized power supply circuit 24 is replaced with one end and a middle point of a primary winding 28 and a secondary winding 32. A stabilized power supply circuit 46 connected to the unstable DC voltage 26 and supplying a stable DC voltage to the primary winding 28 is included. In FIGS. 1 and 4, the same components are given the same reference numerals and names. Their functions are the same. Therefore, detailed description thereof will not be repeated here.

第4図を参照して、安定化電源回路46は、ソースが一
次側巻線28の一端に、ドレインがダイオード44をして二
次側巻線32の一端に接続されたパワーMOSFET52と、パワ
ーMOSFET52のソースと接地電位との間に接続され、パワ
ーMOSFET52のソース電圧を平滑化するための平滑用コン
デンサ42と、パワーMOSFET52のソースに接続され、平滑
用コンデンサ42によって平滑化された直流電圧と予め定
める電圧(たとえば110V)との誤差に応答して、パワー
MOSFET52のゲートにダイオード50を介してスイッチング
用の制御電圧を与えるためのスイッチング駆動回路48
と、パワーMOSFET52のゲートと一次側巻線28の中点との
間に接続され、一次側巻線28に印加される水平パルスに
応答して、パワーMOSFET52のゲートに一定期間正の電圧
を印加するためのバイアス回路54とを含む。
Referring to FIG. 4, the stabilized power supply circuit 46 comprises a power MOSFET 52 having a source connected to one end of the primary winding 28, a drain connected to one end of the secondary winding 32 through a diode 44, A smoothing capacitor 42 connected between the source of the MOSFET 52 and the ground potential for smoothing the source voltage of the power MOSFET 52, and a DC voltage connected to the source of the power MOSFET 52 and smoothed by the smoothing capacitor 42. In response to an error from a predetermined voltage (for example, 110 V), the power
Switching drive circuit 48 for applying a control voltage for switching to the gate of MOSFET 52 via diode 50
Is connected between the gate of the power MOSFET 52 and the middle point of the primary winding 28, and applies a positive voltage to the gate of the power MOSFET 52 for a certain period in response to a horizontal pulse applied to the primary winding 28. And a bias circuit 54 for performing the operation.

バイアス回路54は、一次側巻線28の中点とパワーMOSF
ET52のゲートとの間に直列に接続されたダイオード60と
抵抗56とを含む。
The bias circuit 54 is connected between the middle point of the primary winding 28 and the power MOSF.
Includes a diode 60 and a resistor 56 connected in series between the gate of the ET 52.

第5図は、第4図に示されるパワーMOSFET52を、NPN
型トランジスタ52aに代えた安定化電源回路46aを示す。
第4図と第5図とにおいて、同一の部品には同一の参照
符号および同一の名称が与えられている。それらの機能
も同一である。したがって、以下では説明の簡略化のた
めに第5図に示される装置の動作が説明される。
FIG. 5 shows the power MOSFET 52 shown in FIG.
24 shows a stabilized power supply circuit 46a in place of the type transistor 52a.
4 and 5, the same components are given the same reference numerals and the same names. Their functions are the same. Therefore, the operation of the device shown in FIG. 5 will be described below for the sake of simplicity.

水平出力回路14から電流減少巻線28に加えられる水平
出力は、第1の実施例と同様に第6図(a)に示される
波形を有する。トランジスタ52aのコレクタ電圧は第6
図(b)に示されるようになる。これは、第1の実施例
におけるエミッタ電圧(第3図(b))と同様の波形で
ある。
The horizontal output applied from the horizontal output circuit 14 to the current decreasing winding 28 has the waveform shown in FIG. 6A similarly to the first embodiment. The collector voltage of the transistor 52a is the sixth
The result is as shown in FIG. This is the same waveform as the emitter voltage (FIG. 3 (b)) in the first embodiment.

トランジスタ52(a)がNPN型であるため、スイッチ
ング駆動回路48から出力されるベース駆動電圧は、は第
6図(d)に示されるように、第1の実施例におけるベ
ース駆動電圧とは反対の極性を有するものとなってい
る。このベース駆動電圧は、平滑用コンデンサ42によっ
て平滑化された直流電圧と所定の電圧(110V)との誤差
に応し、出力電圧が110Vに近づくようにスイッチング駆
動回路48により制御される。
Since the transistor 52 (a) is of the NPN type, the base drive voltage output from the switching drive circuit 48 is opposite to the base drive voltage in the first embodiment, as shown in FIG. 6 (d). Having the polarity shown in FIG. This base drive voltage is controlled by the switching drive circuit 48 so as to respond to an error between the DC voltage smoothed by the smoothing capacitor 42 and the predetermined voltage (110 V), so that the output voltage approaches 110 V.

第6図(a)に示される水平出力が一次側巻線28に印
加されると、バイアス回路54を介してトランジスタ52a
のベースに第6図(c)に示されるようなバイアス電圧
が印加される。したがって、この期間でベース駆動電圧
をONからOFFに切換えたときに、第1の実施例と同様、
電流が瞬時に遮断されることがない。したがって、エミ
ッタにスパイクノイズが発生するおそれがない。
When the horizontal output shown in FIG. 6A is applied to the primary winding 28, the transistor 52a
A bias voltage as shown in FIG. 6 (c) is applied to the base of FIG. Therefore, when the base drive voltage is switched from ON to OFF during this period, similar to the first embodiment,
The current is not interrupted instantaneously. Therefore, there is no possibility that spike noise is generated in the emitter.

この安定化電源回路46a(46)においても、スイッチ
ング駆動回路48から出力される駆動電圧は矩形波であ
る。したがって、パルス性ノイズがトランジスタ52a
(パワーMOSFET52)のベース(またはゲート)に入力さ
れたとしても、安定化電源回路が誤動作するおそれはな
い。したがって、安定した直流電圧を得ることができる
安定化電源回路を提供することができる。
Also in this stabilized power supply circuit 46a (46), the drive voltage output from the switching drive circuit 48 is a rectangular wave. Therefore, the pulse noise is
Even if it is input to the base (or gate) of (power MOSFET 52), there is no possibility that the stabilized power supply circuit malfunctions. Therefore, it is possible to provide a stabilized power supply circuit capable of obtaining a stable DC voltage.

以上、この発明がカラーテレビの電源回路に応用され
た場合の実施例に基づいて説明された。しかし、この発
明は上述の実施例には限定されず、他の電子機器に対し
ても応用することができる。
The present invention has been described based on the embodiment in which the present invention is applied to a power supply circuit of a color television. However, the present invention is not limited to the embodiments described above, and can be applied to other electronic devices.

[発明の効果] 以上のように、この発明によれば、トランジスタをオ
フさせる制御信号を出力したとき、この制御信号は緩和
される。そのため、トランジスタを流れる電流が瞬時に
遮断されることがない。トランジスタからスパイクノイ
ズが発生するおそれはなく、素子が破壊されるおそれが
なく、安定した直流電圧を得ることができる。さらに、
トランジスタを用いたため、制御のための信号は矩形波
が用いられる。SCRを用いた従来の安定化電源回路と異
なり、スイッチング素子を制御するためにパルスを用い
ることがない。したがって、この発明に係る安定化電源
回路は、パルス性ノイズに対しても強く、安定した直流
電圧を発生させることができる。
[Effects of the Invention] As described above, according to the present invention, when a control signal for turning off a transistor is output, the control signal is relaxed. Therefore, the current flowing through the transistor is not instantaneously interrupted. There is no possibility that spike noise is generated from the transistor, and there is no possibility that the element is destroyed, and a stable DC voltage can be obtained. further,
Since a transistor is used, a rectangular wave is used as a control signal. Unlike a conventional stabilized power supply circuit using an SCR, a pulse is not used to control a switching element. Therefore, the stabilized power supply circuit according to the present invention is strong against pulse noise and can generate a stable DC voltage.

その結果、パルス性ノイズに対して誤動作を起こしに
くく、かつスパイクノイズによって素子が破壊されるこ
とのない安定化電源回路を提供することができる。
As a result, it is possible to provide a stabilized power supply circuit which does not easily malfunction due to pulse noise and does not damage elements due to spike noise.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明に係る安定化電源回路を用いたカラーテ
レビの電源回路のブロック図であり、 第2図は第1図の変形例の要部の回路ブロック図であ
り、 第3図はこの発明の第1の実施例の動作を説明するため
の波形図であり、 第4図はこの発明の第2の実施例に係る安定化電源回路
を用いたカラーテレビの電源回路のブロック図であり、 第5図は第4図に示される回路の変形例の要部のブロッ
ク図であり、 第6図は第2の実施例の動作を説明するための波形図で
あり、 第7図は商用電源から直流電圧への変換を示すための波
形図であり、 第8図は従来の安定化電源回路を用いたカラーテレビの
回路ブロック図であり、 第9図は従来のスイッチング安定化電源回路の動作を示
すための模式的波形図であり、 第10図はスイッチング安定化電源回路の消費電力を示す
ための模式的波形図であり、 第11図は水平出力の波形図であり、 第12図は従来の安定化電源回路のSCRの制御用回路のブ
ロック図であり、 第13図、第14図は従来の安定化電源回路の動作を示すた
めの波形図である。 図中、16はフライバックトランス、24、24a、46、46aは
安定化電源回路、26は非安定直流電圧、28は電流減少用
巻線、32は電流制限用巻線、34、52はパワーMOSFET、34
a、52aはトランジスタ、36、48はスイッチング駆動回
路、40はバイアス用のダイオード、42は平滑用コンデン
サ、54はバイアス回路を示す。 なお、図中同一符号は同一、または相当部分を示す。
FIG. 1 is a block diagram of a power supply circuit of a color television using a stabilized power supply circuit according to the present invention, FIG. 2 is a circuit block diagram of a main part of a modification of FIG. 1, and FIG. FIG. 4 is a waveform diagram for explaining the operation of the first embodiment of the present invention. FIG. 4 is a block diagram of a power supply circuit of a color television using the stabilized power supply circuit according to the second embodiment of the present invention. FIG. 5 is a block diagram of a main part of a modified example of the circuit shown in FIG. 4, FIG. 6 is a waveform diagram for explaining the operation of the second embodiment, and FIG. FIG. 8 is a waveform diagram showing conversion from a commercial power supply to a DC voltage, FIG. 8 is a circuit block diagram of a color television using a conventional stabilized power supply circuit, and FIG. 9 is a conventional switching stabilized power supply circuit. FIG. 10 is a schematic waveform diagram showing the operation of the switching stabilizing power supply. FIG. 11 is a schematic waveform diagram showing power consumption of the circuit, FIG. 11 is a waveform diagram of a horizontal output, FIG. 12 is a block diagram of a circuit for controlling the SCR of the conventional stabilized power supply circuit, FIG. 13 and FIG. 14 are waveform diagrams showing the operation of the conventional stabilized power supply circuit. In the figure, 16 is a flyback transformer, 24, 24a, 46, and 46a are stabilized power supply circuits, 26 is an unstable DC voltage, 28 is a current reducing winding, 32 is a current limiting winding, and 34 and 52 are power. MOSFET, 34
a and 52a are transistors, 36 and 48 are switching drive circuits, 40 is a bias diode, 42 is a smoothing capacitor, and 54 is a bias circuit. In the drawings, the same reference numerals indicate the same or corresponding parts.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−125164(JP,A) 特開 昭57−11580(JP,A) 特開 昭63−171070(JP,A) ────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-56-125164 (JP, A) JP-A-57-11580 (JP, A) JP-A-63-171070 (JP, A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】入力端子(ソース)と、出力端子(ドレイ
ン)と、制御端子(ゲート)とを含み、前記入力端子
(ソース)が非安定な直流電源(26)に接続されるよう
にされ、前記接続端子(ゲート)に入力される制御信号
に応答して、前記入力端子(ソース)と前記出力端子
(ドレイン)との間の電流を継続するためのトランジス
タ(34)と、 前記直流電源(26)と前記トランジスタ(34)との間に
接続されるように設けられ、前記トランジスタ(34)の
導通時に、入力電圧に対する電流の増加速度をそのイン
ダクタンス分に応じた速度に制限するフライバックトラ
ンス(16)の二次側巻線(32)と、 前記フライバックトランスの二次側巻線(32)に対して
逆極性となるように電磁的に結合され、水平出力回路
(14)からの水平出力に応答して、前記トランジスタ
(34)を流れる電流を減少させるフライバックトランス
(16)の一次側巻線(28)と、 前記トランジスタ(34)の前記出力端子(ドレイン)よ
り出力される電流を平滑化し、直流電圧に変換するため
の平滑化手段(42)と、 前記平滑化手段(42)で平滑化された直流電圧に応答
し、予め定められる電圧と前記平滑化された直流電圧と
の大小に応じて、前記トランジスタ(34)を制御するた
めの制御信号を前記制御端子(ゲート)に与えるための
制御手段(36)と、 前記フライバックトランス(16)の二次側巻線(32)の
中間点と前記制御端子(ゲート)に接続され、前記水平
出力に応答して、少なくとも前記制御手段(36)による
前記トランジスタ(34)の遮断が行われるときを含む所
定の期間、前記制御信号が瞬時に遮断されることを防止
するための手段(40)とを設けたことを特徴とする安定
化電源装置。
1. An input terminal (source), an output terminal (drain), and a control terminal (gate), wherein the input terminal (source) is connected to an unstable DC power supply (26). A transistor (34) for continuing a current between the input terminal (source) and the output terminal (drain) in response to a control signal input to the connection terminal (gate); A flyback that is connected between the transistor (26) and the transistor (34) and limits a rate of current increase with respect to an input voltage to a rate corresponding to the inductance when the transistor (34) is turned on. The secondary winding (32) of the transformer (16) and the secondary winding (32) of the flyback transformer are electromagnetically coupled so as to have opposite polarities, and are output from the horizontal output circuit (14). In response to the horizontal output of A primary winding (28) for reducing a current flowing through the transistor (34) and a current output from the output terminal (drain) of the transistor (34); A smoothing means (42) for converting the DC voltage into a voltage, and responding to the DC voltage smoothed by the smoothing means (42), according to the magnitude of a predetermined voltage and the smoothed DC voltage, A control means (36) for providing a control signal for controlling the transistor (34) to the control terminal (gate); an intermediate point of a secondary winding (32) of the flyback transformer (16); The control signal is instantaneously shut off for a predetermined period including at least when the control means (36) shuts off the transistor (34) in response to the horizontal output in response to the horizontal output. Be done Characterized in that a means (40) for preventing the occurrence of the power supply is provided.
JP2337140A 1990-11-29 1990-11-29 Stabilized power supply circuit Expired - Fee Related JP2889372B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2337140A JP2889372B2 (en) 1990-11-29 1990-11-29 Stabilized power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2337140A JP2889372B2 (en) 1990-11-29 1990-11-29 Stabilized power supply circuit

Publications (2)

Publication Number Publication Date
JPH04207355A JPH04207355A (en) 1992-07-29
JP2889372B2 true JP2889372B2 (en) 1999-05-10

Family

ID=18305821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2337140A Expired - Fee Related JP2889372B2 (en) 1990-11-29 1990-11-29 Stabilized power supply circuit

Country Status (1)

Country Link
JP (1) JP2889372B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254996A (en) * 1994-03-15 1995-10-03 Victor Co Of Japan Ltd Horizontal deflection circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4298829A (en) * 1980-02-08 1981-11-03 Rca Corporation Power supply and deflection circuit with raster size compensation
JPS5711580A (en) * 1980-06-24 1982-01-21 Matsushita Electric Ind Co Ltd Constant voltage power supply circuit for television picture
JPH06105958B2 (en) * 1987-01-09 1994-12-21 富士写真フイルム株式会社 Horizontal deflection system linearity correction circuit

Also Published As

Publication number Publication date
JPH04207355A (en) 1992-07-29

Similar Documents

Publication Publication Date Title
US5440473A (en) AC-DC converter
US5019955A (en) DC-to-AC voltage converter having galvanically separate input and output circuits
US7023713B2 (en) Voltage overshoot reduction circuits
US7071582B2 (en) Output rising slope control technique for power converter
JPS6133495B2 (en)
JP2559282B2 (en) Switch mode power supply
US4931918A (en) Ringing choke converter
US4460955A (en) Stabilizing power supply apparatus
JP2889372B2 (en) Stabilized power supply circuit
EP1275195B1 (en) On chip current source
JP2721925B2 (en) Switch mode power supply
US4318036A (en) Pulse width modulator for a television receiver
EP0259889A2 (en) Switching regulator type power supply circuit
US6081433A (en) Switching power supply apparatus
US4649465A (en) Voltage stabilizer for a high-voltage generating circuit
JP3150144B2 (en) High-voltage stabilized power supply circuit
JP3202284B2 (en) Switching regulator
JP2870353B2 (en) Switching power supply
JP2554013Y2 (en) High voltage stabilization circuit
JPH0646231Y2 (en) High-voltage DC stabilized power supply
JPS5918865Y2 (en) Self-excited DC-DC converter
JPH05336743A (en) Switching power supply
JPS61277374A (en) Current limit circuit for switching regulator
JPS6235310B2 (en)
JPS62238676A (en) Laser device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090219

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100219

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees