Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이만용, 금성반도체 주식회사filedCritical이만용
Priority to KR1019880010412ApriorityCriticalpatent/KR900004034A/en
Publication of KR900004034ApublicationCriticalpatent/KR900004034A/en
라이틀리 도웁트 드레인 구조를 갖는 트랜지스터의 제작공정Fabrication Process of Transistor with Rightly Doped Drain Structure
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.
제1도의 (A) 내지 (C)는 종래의 LDD 형성 공정 순서도.(A)-(C) of FIG. 1 is a flowchart of a conventional LDD formation process.
제2도의 (A) 내지 (D)는 본 발명의 LDD 형성 공정 순서도.(A)-(D) of FIG. 2 is a flowchart of the LDD formation process of this invention.
Claims (1)
P형기판(5)위에 게이트(1), 필드산화물(2)을 형성한 LDD 구조의 트랜지스터에 있어서, 상기 게이트(1)를 산화물, 질화물을 증착한 후 등방성 식각공정으로 사이드벽(3)을 형성하고, 웨트에칭으로 사이드벽(3)의 질화물을 제거한 후 사이드벽(3)의 산화물로 이온주입을 부분적으로 차단하여, 자동적으로 N-, N+층(4)을 형성하게 하는 것을 특징으로 한 라이틀리 도웁트 드레인 구조를 갖는 트랜지스터의 제작공정.In an LDD structure transistor in which a gate 1 and a field oxide 2 are formed on a P-type substrate 5, an oxide and a nitride are deposited on the gate 1, and then the sidewall 3 is formed by an isotropic etching process. characterized in that it forms a, N + layer (4) formed, to partially block the ion implantation of an oxide of the side wall (3) after removing the nitride on the side wall (3) by wet etching, automatically N A fabrication process of a transistor having a rightly doped doped drain structure.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019880010412A1988-08-161988-08-16
Fabrication Process of Transistor with Rightly Doped Drain Structure
KR900004034A
(en)