KR900004032B1 - Image reducing and mixing device using double - gate fet - Google Patents

Image reducing and mixing device using double - gate fet Download PDF

Info

Publication number
KR900004032B1
KR900004032B1 KR1019870009547A KR870009547A KR900004032B1 KR 900004032 B1 KR900004032 B1 KR 900004032B1 KR 1019870009547 A KR1019870009547 A KR 1019870009547A KR 870009547 A KR870009547 A KR 870009547A KR 900004032 B1 KR900004032 B1 KR 900004032B1
Authority
KR
South Korea
Prior art keywords
fet
mixer
gate
signal
input
Prior art date
Application number
KR1019870009547A
Other languages
Korean (ko)
Other versions
KR890004553A (en
Inventor
전순익
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR1019870009547A priority Critical patent/KR900004032B1/en
Publication of KR890004553A publication Critical patent/KR890004553A/en
Application granted granted Critical
Publication of KR900004032B1 publication Critical patent/KR900004032B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/38—Transmitter circuitry for the transmission of television signals according to analogue transmission standards
    • H04N5/40—Modulation circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/20—Adaptations for transmission via a GHz frequency band, e.g. via satellite

Abstract

The mixer for selecting the desired channel of the satelite TV signal with one frequency conversion comprises a 90≰C mixing coupler (5) shifting the phase of input signal to 90 C each other, and a double gate FET in which one gate (G1) is connected to the output of the coupler to convert the frequency and another one (G2) is connected to a power divider (6) of which one tap is connected to a voltage controlled oscillator (9). The drain (D) of the double gate FET is connected to a bias voltage circuit (10).

Description

이중게이트의 FET를 이용한 이미지 제거 혼합장치Image Removal Mixer Using Double Gate FET

제 1 도는, 종래의 블럭구성도.1 is a conventional block diagram.

제 2 도는, 본 발명의 블럭구성도.2 is a block diagram of the present invention.

제 3 도는, 제 2 도의 회로구성도.3 is a circuit configuration diagram of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

20 : 입력신호단 5,5' : 90°혼합결합기20: input signal terminal 5,5 ': 90 ° mixed coupler

6 : 전력이분배기 7,7' : 저역통과 필터부6: power divider 7,7 ': low pass filter

9 : 전압제어발진기 10,10' : 바이어스전압부9: voltage controlled oscillator 10,10 ': bias voltage part

11 : 중간주파수증폭부 12 : 직류차단결합기11: intermediate frequency amplifier 12: DC blocking coupler

FET1, FET2: 이중게이트의 전계효과트랜지스터FET 1 , FET 2 : Field effect transistor of double gate

R1-R3: 정합용저항R 1 -R 3 : Matching resistance

본 발명은 이중게이트의 전계효과 트랜지스터를 이용하여 이미지(image)신호를 제거할수 있도록한 혼합장치에 관한 것이다.The present invention relates to a mixing apparatus capable of removing an image signal using a field effect transistor of a double gate.

종래의 위성 TV 방송 수신장치에서 사용되는 초고주파 신호의 주파수 변환방식에는 블록변환방식이 있으나, 이와같은 블록변환방식은 위성 TV 방송신호의 전체방송주파수 대역의 대역폭이 500MHZ로 고정된 국부발진기를 이용하여 보다 낮은 주파수의 지역으로 주파수를 이동시켜주는 방식이다.There is a block conversion method for the frequency conversion method of the ultra-high frequency signal used in the conventional satellite TV broadcasting receiver, but this block conversion method uses a local oscillator having a fixed bandwidth of 500 MHZ of the entire broadcasting frequency band of the satellite TV broadcasting signal. It is a method of moving the frequency to a lower frequency region.

그럼으로 위성 TV 방송의 24개 채널이 모두 하나의 블록을 형성하여 주파수를 이동시키도록 되어있다. 즉, 제 1 도에 나타낸 바와같이, 위성 TV 방송수신기에서 입력된 주파수의 신호(3,7-4,2GHZ)는 입력신호단(20)과 대역통과필터부(1)를 통해 혼합기(2)에 입력된다.Thus, all 24 channels of satellite TV broadcast form a block to shift frequencies. That is, as shown in FIG. 1, the signal 3,7-4,2GHZ of the frequency input from the satellite TV broadcast receiver is passed through the mixer 2 through the input signal stage 20 and the band pass filter 1. Is entered.

이와같이 입력된 신호는 국부발진기(4)에 고정된 주파수(5,15GHZ)의 신호와 혼합한뒤 보다낮은 주파수의 방송신호블록을 형성하여 저역통과 필터부(3)를 통해 출력하도록 되어있다.The input signal is mixed with a signal of fixed frequency (5, 15GHZ) in the local oscillator 4, and then is formed through the low pass filter unit 3 by forming a broadcast signal block of a lower frequency.

그러나 이러한 종래의 위성 TV 방송 수신장치에서는, 주로 주파수 블록변환방식을 사용하고 있다. 주파수 블록변환방식의 특징은 1차 주파수 변환에서 전체대역을 1차로 변환시키고, 다시 2차 주파수 변환에서 원하는 채널만을 선택하도록 되어있어, 두번에 결쳐서 주파수변환을 해야하는 번거로움이 있었으며, 또 2번째 주파수변환시에 원하는 채널을 선택하기 위해서는 옥내의 수신장치에서 원하는 채널만을 처리해야하는 등의 문제점이 제기되었던 것이다.However, such a conventional satellite TV broadcast receiver mainly uses a frequency block conversion method. The feature of the frequency block conversion method is to convert the whole band to the first order in the first frequency conversion, and to select only the desired channel in the second frequency conversion, so that it is cumbersome to perform the frequency conversion twice. In order to select a desired channel at the time of frequency conversion, a problem such as processing only a desired channel in an indoor receiver has been raised.

본 발명은 이러한 문제점을 해결하기 위하여, 특히 2개의 동일특성다이오드와 같은 역활을 할수있는 1개의 이중게이트의 FET 및 90°혼합결합기를 사용하여 위성 TV 방송신호의 주파수변환시 1차 주파수변환만으로도 원하는 채널을 선택할수 있도록하고, 또 이미지신호를 제거할수 있도록 안출한 것으로, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.In order to solve this problem, the present invention uses a single double gate FET and a 90 ° mixed combiner, which can play the same role as two identical characteristic diodes. In order to be able to select and remove the image signal, it will be described in detail by the accompanying drawings as follows.

제 2 도는 본 발명의 블럭구성도로서 이에 도시한 바와같이, 3,7-4,2GHZ의 입력신호를 받아들이는 입력신호단(20)에 입력신호가 양분되면서 각각의 위상이 변화하도록 90°혼합결합기(5)의 입력단을 연결하고, 상기 90°혼합결합기(5)의 입력단에 원하지 않는 신호가 반사되어 되돌아가지 않도록 50Ω을 갖는 정합용저항(R1)을 연결하고, 상기 90°혼합결합기(5)의 출력단에는 2개의 신호를 받아 주파수를 변환시킬수 있도록이중게이트의 전계효과 트랜지스터(FET1)(FET2)의 게이트(G1)측을 연결하고, 상기 이중게이트의 전계효과 트랜지스터(FET1)(FET2)의 게이트(G2)측에는 전력의 위상이 차이가 나지않도록 전력이분배기(6)를 연결함과 더불어 상기 전력이분배기(6)의 타단에는 발진신호를 발생시킬수 있도록 전압제어발전기(9)를 연결한다.2 is a block diagram of the present invention, as shown therein, 90 ° mixed so that the input signals are divided into input signal stages 20 for receiving input signals of 3,7-4,2GHZ, and the respective phases change. The input terminal of the combiner 5 is connected, and the matching resistor R 1 having 50 Ω is connected to the input terminal of the 90 ° combiner 5 so that unwanted signals are not reflected and the 90 ° mixed coupler ( 5) of the double-gate field-effect transistor output terminal to sikilsu converts the frequency receive two signals (FET 1) (FET 2), a gate (G 1) connecting the side, and a field effect transistor of the dual gate (FET 1 of (FET 2 ) is connected to the power divider (6) so that the phase of the power does not differ in the gate (G 2 ) side, and the voltage control generator to generate an oscillation signal at the other end of the divider (6) Connect (9).

상기 이중게이트의 전계효과 트랜지스터(FET1)(FET2)의 드레인(D)측에는 저역통과필터부(7)(7')의 입력단과 전원(Vcc)을 공급하여 FET1가 동작하도록 바이어스전압부(10)를 각각 연결되게 구성하고, 상기 저역통과 필터부(7)(7')의 출력단에는 90°혼합결합기(5')를 연결하되 상기 90°혼합결합기(5')의 타단에는 50Ω을 갖는 정합용저항(R2)과 중간주파수증폭부(11)를 연결하여 구성한다.A bias voltage part is supplied to the input terminal of the low pass filter parts 7 and 7 'and the power supply Vcc to the drain D side of the field effect transistor FET 1 and FET 2 of the double gate so that the FET 1 operates. (10) are connected to each other, and the 90 ° mixer (5 ') is connected to the output terminal of the low pass filter (7) (7'), but the other end of the 90 ° mixer (5 ') 50Ω The matching resistor R 2 and the intermediate frequency amplifier 11 are configured to connect.

또한 제 3 도는 제 2 도의 내부에 구성된 회로구성도로서 이에 도시한 바와같이, 3,7-4,2GHZ의 입력신호를 받아들이는 입력신호단(20)과 50Ω을 갖는 정합용저항(R1)에 2개의 50Ω과 35,4Ω의 스트립선로와 각각의

Figure kpo00001
의 길이를 가진 90° 혼합결합기(5)의 입력단을 연결함과 더불어, 상기 90°혼합결합기(5)의 출력단에는 직류를 차단시켜주는 결합콘덴서와 같은 역할을 하도록
Figure kpo00002
길이를 가진 직류차단결합기(12)를 설치하고,상기 직류차단결합기(12)의 타단에는 70,7Ω과
Figure kpo00003
를 가진 길이와 갈라진 양단사이에 100Ω을 갖는 정합용저항(R3)을 결합시켜 특성의 균일함을 유지하도록하여 반사되는 신호가 제거되도록 전력이분배기(6)를 설치하고, 상기 전력이분배기(6)의 타단에는 발진신호를 발생시킬수 있도록 전압제어 발진기(9)를 연결하고, 상기 직류차단결합기(12)와 전력이분배기(6)의 양단에는 이중게이트의 전계효과 트랜지스터(FET1)(FET2)의 게이트(G1)(G2)측을 각각 연결하고, 상기 이중게이트의 전계효과 트랜지스터(FET1)(FET2)의 드레인(D)측에는 바이어스 전압부(10)(10')와 저역통과 필터부(7)(7')의 입력단을 각각 연결되게 구성하고, 상기 저역통과 필터부(7)(7')의 출력단에는 90°혼합결합기(5') 입력단을 연결하고 상기 혼합결합기(5')을 출력단에는 50Ω을 갖는 정합용저항(R2)과 중간주파수증폭부(11)를 연결하여서 구성한것이다.FIG. 3 is a circuit diagram of the circuit shown in FIG. 2, and as shown therein, a matching resistor R 1 having 50 Ω and an input signal terminal 20 for receiving an input signal of 3,7-4,2GHZ. With two 50Ω and 35,4Ω strip lines each
Figure kpo00001
In addition to connecting the input terminal of the 90 ° mixer (5) having a length of, and to the output terminal of the 90 ° mixer (5) to act as a coupling capacitor to block the direct current.
Figure kpo00002
DC block coupler 12 having a length is provided, and the other end of the DC block coupler 12 and 70,7Ω and
Figure kpo00003
The power divider 6 is installed so as to remove the reflected signal by combining the matching resistor R 3 having 100Ω between the length having the length and the split ends to maintain the uniformity of the characteristics, and the power divider ( The other end of 6) is connected to a voltage controlled oscillator 9 so as to generate an oscillation signal, and a double gate field effect transistor FET 1 (FET) at both ends of the DC circuit breaker 12 and the power divider 6. 2 ) respectively connect the gates G 1 and G 2 , and the bias voltage units 10 and 10 ′ and the low range are connected to the drain D side of the field effect transistors FET 1 and FET 2 of the double gate. The input ends of the pass filter parts 7 and 7 'are connected to each other, and the 90 ° mixer 5' input end is connected to the output end of the low pass filter parts 7 and 7 '. 5 ') an output terminal configured to connect hayeoseo for matching resistance (R 2) and the intermediate frequency amplifier section 11 having a 50Ω Will.

이와같이 구성된 본 발명의 동작설명을 제 2 도와 제 3 도에 따라 설명하면 다음과 같다.The operation of the present invention configured as described above will be described with reference to FIGS. 2 and 3 as follows.

Figure kpo00004
Figure kpo00004

우선, (1-1)에서와 같이 위성 TV 방송은 안테나(ANT)에 수신되어 수신된 신호는 저잡음 증폭기(40)로 입력되어 증폭한뒤 증폭된 신호는 주파수변환기(50)로 입력된다.First, as in (1-1), the satellite TV broadcast is received by the antenna ANT, the received signal is input to the low noise amplifier 40, amplified, and the amplified signal is input to the frequency converter 50.

이때 3,7-4,2GHZ 신호(위성 TV 방송신호)는 제 2 도에서와같이 입력신호단(20)을 통해 90°혼합결합기(5)에서 양분(兩分)되어 위상이 반전된뒤 반전된 신호는 이중게이트의 전계효과 트랜지스터(FET1)과 (FET2)로 각각 입력된다.At this time, the 3,7-4,2GHZ signal (satellite TV broadcast signal) is bisected in the 90 ° mixer (5) through the input signal stage 20 as shown in FIG. The input signal is input to the field effect transistors FET 1 and FET 2 of the double gate, respectively.

입력된 신호는 제 3 도의 직류차단결합기(12)를 통하여 상기 직류차단결합기(12)에서는 이중게이트의 전계효과 트랜지스터(FET1)(FET2)를 구동시키기 위한 전압(바이어스전압부(10)(10')에서 유입되는 전압)을 방지시켜준다.The input signal is a voltage for driving the field effect transistors FET 1 and FET 2 of the double gate in the DC blocking coupler 12 through the DC blocking coupler 12 of FIG. 10 ') to prevent voltage from entering).

한편, 전압제어발진기(9)에서 70MHZ 차를 가진 발진신호는 전력이분배기(6)를 통해 양분되고 양분된 신호는 이중게이트의 전계효과 트랜지스터(FET1)(FET2)의 게이트(G2)측으로 가해지게된다. 그러나 상기 이중게이트의 전계효과 트랜지스터(FET1)(FET2)의 비선형특성에 의해 90°혼합결합기에서 양분된 신호와 전압제어발진기에서 70MHZ 차를 가지는 발신신호를 혼합한뒤 그 차 주파수만큼 이동된 원하는 채널과 원하지않는 이미지신호와 함께 저역통과필터부(7)(7')에 입력된다.On the other hand, the oscillation signal having a 70 MHZ difference in the voltage controlled oscillator 9 is divided through the power divider 6 and the divided signal is the gate G 2 of the field effect transistor FET 1 (FET 2 ) of the double gate. Will be applied to the side. However, due to the nonlinear characteristics of the field effect transistors (FET 1 ) (FET 2 ) of the double gate, the signal divided by the 90 ° mixer and the source signal having the 70 MHZ difference in the voltage controlled oscillator are mixed and then shifted by the difference frequency. It is input to the low pass filter section 7 (7 ') together with the desired channel and the unwanted image signal.

여기서, 이 두개(90°혼합결합기에서 양분된 신호와 전압제어발진기에서 70MHZ 차를 가지는 발신신호)의 원하는 신호와 이미지신호는 같은 70MHZ 대역이다. 따라서 상기 저역통과필터부(7)(7')에 입력된 신호는 다시 90°혼합결합기(5')에 입력된다.Here, the desired signal and the image signal of the two (the signal divided in the 90 DEG combiner and the 70 MHZ difference in the voltage controlled oscillator) are the same 70MHZ band. Therefore, the signal inputted to the low pass filter unit 7 (7 ') is again input to the 90 ° mixer (5').

이와같이 상기 90°혼합결합기(5')에서 각각의 위상을 달리하는 원하는 채널신호와 이미지신호는 90° 혼합결합기(5')를 통과할때 다시 위상이 반전된다.In this way, the desired channel signal and the image signal of different phases in the 90 ° mixer 5 'are reversed again when they pass through the 90 ° mixer 5'.

이때 원하는 채널신호가 서로 다른 위상과 더해져서 50Ω을 갖는 정합용저항(R2)으로 상실되고, 또 이미지신호는 동일위상으로 90° 혼합결합기(5')로 출력되며 출력된 신호는 50Ω을 갖는 정합용저항(R2)을 통해 제거된다. 또한 원하는 채널신호가 같은 위상으로 더해져서 중간주파수증폭부(11)로 출력되고 이미지신호는 다른 위상과 더해져서 상실된다.At this time, the desired channel signal is added to the different phases and is lost by the matching resistor R 2 having 50Ω, and the image signal is output to the 90 ° mixer 5 'in the same phase and the output signal has 50Ω. It is removed through the matching resistor (R 2 ). In addition, the desired channel signal is added to the same phase and output to the intermediate frequency amplifier 11, and the image signal is added to another phase and lost.

이와같이 하므로써 원하는 출력신호만이 중간주파수증폭부(11)로 입력되고 입력된 신호는 상기 중간주파수증폭부(11)에서 증폭되어 증폭된 신호는 (1-1)에 나타낸 바와같이 케이블선로단을 통해 옥내의 수신기(60)로 보내게되는 것이다.In this way, only the desired output signal is input to the intermediate frequency amplifier 11, and the input signal is amplified by the intermediate frequency amplifier 11 and the amplified signal is passed through the cable line end as shown in (1-1). It will be sent to the receiver 60 indoors.

여기서, L1은 전압제어발진기(9)을 제어하고자 옥내수신기(60)에서 보내온 직류가 발진기로 공급시켜주는 초오크코일, 5와 5'(제 3 도)는 2개의 50Ω과 35,4Ω의 스트립선로와 각각의

Figure kpo00005
의 길이를 가진 90°혼합결합기, 12는 직류를 차단시켜주는 결합콘덴서와 같은 역할을 하도록
Figure kpo00006
길이를 가진 직류차단결합기, 6은 70,7Ω과
Figure kpo00007
를 가진 길이와 갈라진 양단사이에 100Ω을 갖는 정합용저항(R3)을 결합시켜서 특성의 균일함을 유지하도륵 하여 반사되는 신호를 제거시켜 주기위한 전력이분배기, 7과 7'는 70MHZ의 대역통과를 위한 스트립선로 및 스터브로 구성된 저역통과 필터부이다.Here, L1 is a super-oak coil, 5 and 5 '(FIG. 3), which are supplied by the direct current from the indoor receiver 60 to the oscillator to control the voltage controlled oscillator 9, two strips of 50Ω and 35,4Ω. Track and each
Figure kpo00005
90 ° mixer with a length of 12, 12 acts as a coupling capacitor to block direct current
Figure kpo00006
DC circuit breaker with length, 6 is 70,7Ω
Figure kpo00007
Power divider for eliminating reflected signal by combining matching resistor (R 3 ) with 100Ω between the length with the split ends and split ends, and 7 and 7 'bands of 70MHZ Low pass filter part consisting of strip line and stub for passing.

이상에서와 같이 동작되는 본 발명은, 특히 1개의 이중게이트의 FET를 사용하므로써 위성 TV 방송신호의 주파수변환시 1차 주파수변환만으로도 원하는 채널을 선택할수가 있고, 또 이미지신호를 제거하여주며 생산시에 대량생산불량의 감소에 따른 손상의 감소효과를 가져올수 있는 이점이 있다.The present invention operated as described above, in particular, by using a single double gate FET, the desired channel can be selected only by the first frequency conversion during the frequency conversion of the satellite TV broadcast signal, and also removes the image signal and produces a large amount in production. There is an advantage that can reduce the damage caused by reduced production.

Claims (2)

입력신호단(20)과 정합용저항(R1)에 이중게이트의 전계효과 트랜지스터(FET1),(FET2)의 게이트(G1)측이 각각 연결된 90°혼합결합기(5)를 연결하고, 상기 이중게이트의 전계효과 트랜지스터(FET1),(FET2)의 게이트(G2)측에는 전력이분배기(6)와 드레인(D)측에는 저역통과 필터부(7),(7')의 입력단을 연결하고 상기 저역통과필터부(7)(7')의 출력단에는 90°혼합결합기(5')의 입력단이 연결된 상기 90°혼합결합기(5')의 출력단에는 정합용저항(R2)을 연결하여 구성됨을 특징으로 하는 이중게이트의 FET를 이용한 이미지 제거혼합장치.Connecting the input stage 20 and the field effect of the double-gate a matching resistance (R 1) for transistors (FET 1), (FET 2), a gate (G 1) side are 90 ° mixing coupler (5) connected to each of the On the gate (G 2 ) side of the field effect transistors (FET 1 ) and (FET 2 ) of the double gate, the power divider (6) and the input terminal of the low pass filter (7), (7 ') on the drain (D) side. And a matching resistor (R 2 ) at the output of the 90 ° mixer (5 ') connected to the input of the 90 ° mixer (5') at the output of the low pass filter (7) (7 '). An image removal mixing device using a double gate FET, characterized in that configured by connecting. 제 1 항에 있어서, 입력신호단(20)과 50Ω을 갖는 정합용저항(R1)에 2개의 50Ω, 35, 4Ω의 스트립신호와 각각의
Figure kpo00008
의 길이를 가진 90°혼합결합기(5)의 출력단에는
Figure kpo00009
길이를 가진 직류차단결합기(12)를 설치하고, 상기 직류차단결합기(12)의 타단에는 70, 7Ω과
Figure kpo00010
를 가진 길이와 갈라진 양단사이에 정합용저항(R3)을 결합시켜 반사되는 신호가 제거되도록 전력이분배기(6)를 설치하고, 상기 전력이분배기(6)의 출력단에는 전압제어 발진기(9)을 연결하고, 상기 직류차단결합기(12)와 전력이분배기(6)의 양단에는 이중게이트의 전계효과 트랜지스터(FET1),(FET2)의 게이트(G1)(G2)측을 각각 연결하고, 상기 이중게이트의 전계효과 트랜지스터(FET1),(FET2)의 드레인(D)측에는 바이어스전압부(10)(10')와 저역통과필터부(7)(7')의 입력단을 연결 구성하고, 상기 저역통과필터부(7)(7')의 출력단에는 90°혼합결합기(5')를 통하여 상기 90°혼합기(5')의 출력단에는 정합용저항(R2)과 중간주파수증폭부(11)를 연결하여 구성됨을 특징으로 하는 이중게이트의 FET를 이용한 이미지 제거 혼합장치.2. A strip resistor of 50 ohms, 35 ohms, and 4 ohms, respectively, in a matching resistor (R 1 ) having an input signal stage (20) and 50 ohms.
Figure kpo00008
At the output of the 90 ° mixer (5)
Figure kpo00009
DC block coupler 12 having a length is installed, and the other end of the DC block coupler 12 is 70, 7Ω and
Figure kpo00010
A power divider (6) is installed to couple the matching resistor (R 3 ) between the length and the split ends so that the reflected signal is removed, and the voltage controlled oscillator (9) at the output of the power divider (6). Are connected to both ends of the DC circuit breaker 12 and the power divider 6, respectively, and the gate (G 1 ) (G 2 ) sides of the field effect transistors (FET 1 ) and (FET 2 ) of the double gate are respectively connected. The input terminal of the bias voltage unit 10, 10 'and the low pass filter unit 7, 7' is connected to the drain D side of the field effect transistors FET 1 and FET 2 of the double gate. And a matching resistor R 2 and an intermediate frequency amplification at the output terminal of the 90 ° mixer 5 'through a 90 ° mixer 5' at the output terminal of the low pass filter unit 7, 7 '. An image removal mixing device using a double gate FET, characterized in that configured by connecting the unit (11).
KR1019870009547A 1987-08-31 1987-08-31 Image reducing and mixing device using double - gate fet KR900004032B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870009547A KR900004032B1 (en) 1987-08-31 1987-08-31 Image reducing and mixing device using double - gate fet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870009547A KR900004032B1 (en) 1987-08-31 1987-08-31 Image reducing and mixing device using double - gate fet

Publications (2)

Publication Number Publication Date
KR890004553A KR890004553A (en) 1989-04-22
KR900004032B1 true KR900004032B1 (en) 1990-06-09

Family

ID=19264096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870009547A KR900004032B1 (en) 1987-08-31 1987-08-31 Image reducing and mixing device using double - gate fet

Country Status (1)

Country Link
KR (1) KR900004032B1 (en)

Also Published As

Publication number Publication date
KR890004553A (en) 1989-04-22

Similar Documents

Publication Publication Date Title
US5678226A (en) Unbalanced FET mixer
KR100432801B1 (en) Receiving mixer circuit for mobile radio transceiver designed to operate with multiple modulation modes and multiple frequency bands
JPH0452642B2 (en)
US5732345A (en) Quasi-double balanced dual-transformer dual FET mixer, which achieves better isolation by using a first and second diplexer, and a transmission line RF balun
JPS61240705A (en) Frequency conversion circuit
JP3227641B2 (en) Mixer circuit and frequency conversion method
KR900004032B1 (en) Image reducing and mixing device using double - gate fet
US5963858A (en) Method and apparatus for mixing signals
JPH03188702A (en) Matrix structure mixer
JPH0669829A (en) Receiver made into ic
JP3476663B2 (en) Signal selection circuit
JPH0722802A (en) Transmission line switch
JP2563286B2 (en) Frequency mixing circuit
JPS61224506A (en) Field effect transistor circuit
KR890007729Y1 (en) The mixing circuit using c-band
KR960001312B1 (en) Double band frequency converter
EP1020993A1 (en) Tuner
JPH0581081B2 (en)
KR900001528B1 (en) Microwave mixer using mesfet
EP0802625B1 (en) Unbalanced fet mixer
KR890004205B1 (en) Television tuner for wideband receive
JPH02170627A (en) Receiver made into ic
GB2194110A (en) Reflex microwave amplifier
KR0178196B1 (en) Tuner with Dual Gate MOSFET
JPH04265002A (en) Microwave converter

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030530

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee