KR890007729Y1 - The mixing circuit using c-band - Google Patents
The mixing circuit using c-band Download PDFInfo
- Publication number
- KR890007729Y1 KR890007729Y1 KR2019860008034U KR860008034U KR890007729Y1 KR 890007729 Y1 KR890007729 Y1 KR 890007729Y1 KR 2019860008034 U KR2019860008034 U KR 2019860008034U KR 860008034 U KR860008034 U KR 860008034U KR 890007729 Y1 KR890007729 Y1 KR 890007729Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- mixer
- circuit
- gate
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/38—Impedance-matching networks
Abstract
내용 없음.No content.
Description
제1도는 본 고안에 따른 블럭도.1 is a block diagram according to the present invention.
제2도는 본 고안에 따른 제1도의 구체회로도.2 is a detailed circuit diagram of FIG. 1 according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 대역통과필터 20 : RF 정합회로10: band pass filter 20: RF matching circuit
30 : LO정 합회로 40 : 듀얼게이트믹서부30: LO matching circuit 40: dual gate mixer
50 : 바이어스회로 60 : 소스정합회로50: bias circuit 60: source matching circuit
70 : RF 쇼트 및 IF 정합회로 80 : 저역통과필터회로70: RF short and IF matching circuit 80: low pass filter circuit
90 : IF 정합회로90: IF matching circuit
본 고안은 레이다, 위성통신등의 전단 수신기(Front-end Receiver)에서 주파수를 낮추는 역할을 하는 믹서(Mixer)에 관한 것으로, 특히 C-밴드용에 듀얼게이트(Dual gate)FET(Field Effect Transistor)를 사용하여 방향성 결함없이 간단히 믹싱할 수 있는 씨(C) 밴드용 믹서회로에 관한 것이다.The present invention relates to a mixer that lowers the frequency in front-end receivers such as radar and satellite communication. Especially, a dual gate FET (Field Effect Transistor) for C-band. The present invention relates to a mixer circuit for a C band which can be easily mixed without using a directional defect.
본 고안과 관련된 종래 믹서는 레이다 및 위성통신등의 전단 수신시(Front-end Receiver)에서 주파수를 낮추는 역할을 하는데 수신기의 감도를 높이기 위해서는 믹서의 저잡음 특성이 요구되었으며 씨(C) 밴드(Band) 중 3.7-4.2 GHZ 대역은 민간위성 방송(Television Receive Only : TVRO)에서 사용되고 있었다. 여기서 위성에서 도달한 신호는 매우 미약하므로 이 신호를 수신하기 위해서는 저잡음, 고이득의 믹서제작이 필요하다. 따라서 종래는 쇼트키(Schottky) 다이오드를 사용한 믹서는 RF(Radio Frequency) 신호를 IF 신호로 바꿀때 변환 손실이 생기므로 증폭기를 사용하여 IF 신호를 증폭해 주어야 하며 RF 신호와 국부 발진(이하 LO : Local Oscillator라 칭함)을 서로 분리하여 인가하기 위해서는 방향성 결합기를 별도로 사용하여야 하는 문제점이 있었다.The conventional mixer related to the present invention plays a role of lowering the frequency at the front-end receiver such as radar and satellite communication. In order to increase the sensitivity of the receiver, the low noise characteristic of the mixer is required, and the C band is required. The 3.7-4.2 GHZ bands were used by Television Receive Only (TVRO). Here, the signal from the satellite is so weak that a low noise, high gain mixer is required to receive it. Therefore, conventionally, a mixer using a Schottky diode has a conversion loss when converting an RF (Radio Frequency) signal to an IF signal. Therefore, an amplifier must be used to amplify the IF signal. In order to apply Local Oscillator) separately from each other, there is a problem that a directional coupler must be used separately.
따라서 본 고안의 목적은 게이트가 2개인 전계효과 트랜지스터를 사용하여 각각의 게이트 단자에 대해 RF 신호와 LO 신호를 인가함으로써 방향성 결합기없이 간단하게 믹서를 만들 수 있는 믹서회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a mixer circuit that can easily make a mixer without a directional coupler by applying an RF signal and a LO signal to each gate terminal using a field effect transistor having two gates.
본 고안의 다른 목적은 전계효과 트랜지스터의 증폭작용을 이용함으로써 변환이득을 얻음으로 IF 증폭기를 없앨 수 있는 회로를 제공함에 있다.Another object of the present invention is to provide a circuit that can eliminate the IF amplifier by obtaining the conversion gain by using the amplification action of the field effect transistor.
본 고안의 또다른 목적은 LNB(Low Noise Block) 믹서회로에도 사용할 수 있는 회로를 제공함에 있다.Another object of the present invention is to provide a circuit that can be used in a low noise block (LNB) mixer circuit.
따라서 본 고안의 목적을 수행하기 위해 입력된 RF 신호를 중심주파수 3.95GHZ에서 대역폭 500MHZ가 통과 되도록 설계되어 결합 스트립(Strip) 선로를 사용한 대역통과필터와, 상기 대역통과필터와 후술하는 듀얼게이트 믹서부의 제1게이트 입력과 임피던스 정합을 위한 RF 정합회로와, 국부발진기 입력단으로 입력되는 신호와 후술하는 듀얼게이트 믹서부의 제2게이트 입력과 임피던스 정합을 위한 LO 정합회로와, 상기 LO 정합회로의 출력신호가 입력되는 제2게이트 신호에 의해 제1게이트의 전달 컨덕턴스(Conductance)를 변조하여 믹서되는 듀얼게이트 믹서부와, 상기 듀얼게이트 믹서부가 작은 국부발진기 전력으로도 믹서를 구동할 수 있도록 바이어스를 가하는 바이어스 회로와, 상기 듀얼게이트 믹서부의 소스(Source)단의 임피던스 정합을 하여 저잡음 특성을 갖게 한 소스단 정합회로와, 상기 듀얼게이트 믹서부 출력에서 RF 신호를 제거하고 드레인측과 IF 신호의 임피던스 정합을 이루는 RF 쇼트(Short) 및 IF 정합회로와, RF, LO 신호를 제거하고 IF 신호만을 통과시키는 역할을 하는 저역통과 필터회로와, 상기 저역통과 필터회로의 출력과 IF 단과의 임피던스 정합을 위한 IF 정합회로로 구성된 것을 특징으로 한다.Therefore, in order to carry out the object of the present invention, a band pass filter using a coupling strip line is designed to pass an RF signal input at a center frequency of 3.95 GHZ and a bandwidth of 500 MHz, and the band pass filter and the dual gate mixer section to be described later. An RF matching circuit for impedance matching with a first gate input, a signal input to a local oscillator input terminal, an LO matching circuit for impedance matching with a second gate input of a dual gate mixer section to be described later, and an output signal of the LO matching circuit A dual gate mixer unit which modulates the transfer conductance of the first gate by the input second gate signal, and a bias circuit that biases the dual gate mixer unit to drive the mixer even with small local oscillator power. And impedance matching of the source terminal of the dual gate mixer to provide low noise characteristics. A source short matching circuit, an RF short and IF matching circuit which removes an RF signal from the output of the dual gate mixer and forms an impedance match between a drain side and an IF signal, and removes an RF signal and an LO signal. A low pass filter circuit serving to pass a bay, and an IF matching circuit for impedance matching between the output of the low pass filter circuit and the IF stage.
이하 본 고안의 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the drawings of the present invention will be described in detail.
제1도는 본 고안에 따른 블럭도로서 입력된 RF 신호를 중심주파수 3.95GHZ에서 대역폭 500MHZ가 통과되도록 설계되어 결합 스트립 선로를 사용한 대역통과필터(10)와, 상기 대역통과필터(10)와 후술하는 듀얼게이트 믹서부(40)의 제1게이트(41) 입력단과 임피던스 정합을 위한 RF 정합회로(20)와, LO 입력단(31)으로 입력되는 신호와 후술하는 듀얼게이트 믹서부(40)의 제2게이트(42) 입력단과 임피던스 정합을 위한 LO 정합회로(30)와, 상기 LO 정합회로(30)의 출력신호가 입력되는 제2게이트(42) 입력신호에 의해 제1게이트(41)의 전달 컨덕턴스를 변조하여 믹서되는 듀얼게이트 믹서부(40)와, 상기 듀얼게이트 믹서부(40)가 작은 국부발진기 전력으로도 믹서를 구동할 수 있도록 바이어스를 인가하는 바이어스회로(50)와, 상기 듀얼게이트 믹서부(40)의 소스단의 임피던스 정합을 하여 저잡음 특성을 갖게 한 소스단 정합회로(60)와, 상기 듀얼게이트 믹서부(40)의 출력에서 RF 신호를 제거하고 드레인측과 IF 신호의 임피던스 정합을 이루는 RF 쇼트 및 IF 정합회로(70)와, 상기 RF 쇼트 및 IF 정합회로(70) 출력으로부터 RF, LO 신호는 제거되고 IF 신호만을 통과시키는 저역통과 필터회로(80)와, 상기 저역통과 필터회로(80)의 출력과 IF 단(100)과의 임피던스 정합을 위한 IF 정합회로(90)로 구성된다.1 is a block diagram according to the present invention, the band pass filter 10 and the band pass filter 10 using a coupling strip line designed to pass the RF signal input at the center frequency 3.95GHZ at a bandwidth of 500MHZ, which will be described later. The RF matching circuit 20 for impedance matching with the input terminal of the first gate 41 of the dual gate mixer 40, the signal input to the LO input terminal 31, and the second of the dual gate mixer 40 which will be described later. The transfer conductance of the first gate 41 by the LO matching circuit 30 for impedance matching with the input of the gate 42 and the input signal of the second gate 42 to which the output signal of the LO matching circuit 30 is input. A dual gate mixer 40 to be modulated and mixed, a bias circuit 50 for applying a bias so that the dual gate mixer 40 can drive the mixer even with a small local oscillator power, and the dual gate mixer. Impedance matching of the source terminal of the unit 40 A source short matching circuit 60 having a low noise characteristic, and an RF short and IF matching circuit 70 which removes an RF signal from the output of the dual gate mixer 40 and forms an impedance match between a drain side and an IF signal. And a low pass filter circuit 80 which removes the RF and LO signals from the output of the RF short and IF matching circuit 70 and passes only the IF signal, and an output and an IF stage of the low pass filter circuit 80. An IF matching circuit 90 for impedance matching with 100).
따라서 상술한 구성에 의한 본 고안의 실시예는 대역통과필터(10)로 입력되는 RF 신호(3.7-4.2GHZ)가 중심주파수 3.95GHZ에서 대역폭 500NHZ으로 설계된 결합 스트립 선로를 통해 출력되면 RF 정합회로(20)에서 듀얼게이트 믹서부(40)의 제1게이트(41)단과 상기 대역통과필터(10)의 임피던스 정합을 하며 LO 정합회로(30)은 국부발진기 입력단(31)의 국부발진 입력신호와, 상기 듀얼게이트 믹서부(40)의 제2게이트(42)단과의 임피던스 정합을 하여 제2게이트(42) 단의 국부발진 입력신호에 의해 RF 정합회로(20)를 지나 제1게이트(41)단으로 입력되는 신호의 전달 컨덕턴스를 변조하여 출력되는데 이때 전달 컨덕턴스에 의해 믹서 효율이 결정되며 바이어스회로(50)와 소스단 정합회로(60)에 의해 듀얼게이트 믹서부(40)의 저잡음 특성 및 작은 전력에도 믹싱할 수 있도록 바이어스 전원을 공급하며 RF 쇼트 및 IF 정합회로(70)에서 RF 신호는 제거되고 드레인측과의 IF 신호의 임피던스 정합을 이루며 저역필터(80)에서 상기 RF 쇼트 및 IF 정합회로(70)으로부터 RF와 LO 신호는 제거하고 IF 신호만 출력하여 IF 정합회로(90)에서 IF단(100)과의 임피던스 정합을 시킨다.Therefore, the embodiment of the present invention by the above-described configuration is an RF matching circuit when the RF signal (3.7-4.2GHZ) input to the bandpass filter 10 is output through a coupling strip line designed with a bandwidth of 500NHZ at the center frequency 3.95GHZ ( 20, impedance matching between the first gate 41 of the dual gate mixer 40 and the band pass filter 10 is performed, and the LO matching circuit 30 includes a local oscillation input signal of the local oscillator input 31; Impedance matching with the second gate 42 end of the dual gate mixer 40 is performed through the RF matching circuit 20 by the local oscillation input signal of the second gate 42 end, and thus the first gate 41 end. The output efficiency is modulated by the transfer conductance of the signal input to the mixer. The mixer efficiency is determined by the transfer conductance, and the low noise characteristics and the small power of the dual gate mixer unit 40 are controlled by the bias circuit 50 and the source stage matching circuit 60. Bias for mixing even Power is supplied and the RF signal is removed from the RF short and IF matching circuit 70 to achieve impedance matching of the IF signal to the drain side, and the RF and LO from the RF short and IF matching circuit 70 in the low pass filter 80. The signal is removed and only the IF signal is output to match the impedance with the IF terminal 100 in the IF matching circuit 90.
제2도 본 고안에 따른 제1도의 구체회로도로서 신호를 입력(11)으로 하여 스트립라인(ST1), (ST2), (ST3), (ST4)으로 구성된 부분이 대역통과필터(10)에 대응하고, 스트립라인(ST1)이 RF 정합회로(20)에 대응하며, 국부발진 신호입력단(31)에서 저항(R1)과 캐패시터(C1) 및 스트립라인(ST1)을 직렬로 구성된 부분이 LO 정합회로(30)에 대응하고, 상기 RF 정합회로(20)의 출력단을 제1게이트(41)과 상기 LO 정합회로(30)의 출력단을 제2게이트(42)단을 듀얼게이트 FET(DGF)의 2게이트단에 접속하여 구성된 부분이 듀얼게이트 믹서부(40)에 대응하며, 상기 듀얼게이트 믹서부(40)의 드레인(Drain) 단으로부터 저항(R4)을 통해 캐패시터(C4-C7)를 병렬로 연결하고 이어서 스트립라인(ST7)을 바이어스 입력신호가 입력되도록 구성된 부분이 바이어스 회로(50)에 대응하고, 상기 듀얼게이트 믹서부(40)의 소스단에 캐패시터(C2)와 저항(R2)을 병렬로 구성하여 접속된 부분이 소스단 정합회로(60)에 대응하며, 스트립라인(ST8)이 RF 쇼트 및 IF 정합회로(70)에 대응하고, 스트립라인(ST9)으로 구성된 부분이 저역통과필터(80)에 대응하며, 캐패시터(C8)와 스트립라인(ST10)으로 구성된 부분이 IF 정합회로(90)에 대응된다.FIG. 2 is a detailed circuit diagram of FIG. 1 according to the present invention, and a portion consisting of strip lines ST 1 , ST 2 , ST 3 , and ST 4 with a signal as an input 11 includes a band pass filter ( 10), the strip line ST 1 corresponds to the RF matching circuit 20, and the resistor R 1 , the capacitor C 1 , and the strip line ST 1 at the local oscillation signal input terminal 31. A part configured in series corresponds to the LO matching circuit 30, and the output terminal of the RF matching circuit 20 is connected to the first gate 41 and the output terminal of the LO matching circuit 30 to the second gate 42. A portion formed by connecting to the two gate terminals of the dual gate FET (DGF) corresponds to the dual gate mixer unit 40, and a capacitor is formed through the resistor R 4 from the drain terminal of the dual gate mixer unit 40. A portion configured to connect (C 4 -C 7 ) in parallel and then input the stripline ST 7 to the bias input signal corresponds to the bias circuit 50. The capacitor C 2 and the resistor R 2 are formed in parallel at the source terminal of the alternator mixer 40, and the connected portion corresponds to the source terminal matching circuit 60, and the strip line ST 8 is RF. The portion corresponding to the short and IF matching circuit 70, the portion composed of the stripline ST 9 corresponds to the low pass filter 80, and the portion composed of the capacitor C 8 and the stripline ST 10 , the IF matching. Corresponds to circuit 90.
따라서 본 고안의 구체적 실시예를 상술한 구성에 의거하여 상세히 설명하면 RF 신호 입력단(11)으로 입력된 RF 신호(3.7-4.2GHZ)가스 트립라인(ST1),(ST2),(ST3), (ST4)을 통해 중심주파수 3.95GHZ에서 대역폭 500MHZ로 설계하여 입력신호에 대해서는 통과시키고 나머지 주파수 신호는 제거시킨다.Therefore, when the specific embodiment of the present invention is described in detail based on the above-described configuration, the RF signal (3.7-4.2GHZ) gas tripline (ST 1 ), (ST 2 ), (ST 3 ) input to the RF signal input terminal 11 ), (ST 4 ) is designed with a bandwidth of 500MHZ at the center frequency of 3.95GHZ to pass through the input signal and remove the rest of the frequency signal.
따라서 평행 결합 대역통과필터에서 출력된 신호는 고주파이므로 듀얼게이트 FET(DGF)의 제1게이트(41)단과 임피던스 정합을 하기 위해 스트립라인(ST5)을 통해 듀얼게이트 FET(DGF)에 입력되면 국부발진기에서 발생되는 신호를 LO 입력단(31)을 통해 입력되는 신호와 듀얼게이트 FET(DGF)의 제2게이트(42)단과 임피던스 정합을 하기 위해 저항(R1)과 캐패시터(C1)를 통해 스트립라인(ST6)에 의해 정합이 되어 이 신호에 의해 제1게이트(41)의 입력신호의 전달 컨덕턴스를 변조한다. 즉 전달 컨덕턴스에 따라 믹서 효율이 결정되며 제2게이트(42)의 전압에 따라 전달 컨덕턴스가 변화되는데 듀얼게이트 FET(DGF)가 믹서로 사용될 수 있는 것은 FET의 게이트-소스간을 G-S라 하고, 드레인-소스를 D-S라 할때 IGS-VGS, IDS-VDS의 비선형 특성 때문이다.Therefore, since the signal output from the parallel-coupled bandpass filter is high frequency, when the signal is input to the dual gate FET DGF through the stripline ST 5 for impedance matching with the first gate 41 stage of the dual gate FET DGF, The signal generated by the oscillator is stripped through the resistor R 1 and the capacitor C 1 for impedance matching with the signal input through the LO input terminal 31 and the second gate 42 terminal of the dual gate FET (DGF). Matched by the line ST 6 , the transfer conductance of the input signal of the first gate 41 is modulated by this signal. That is, the mixer efficiency is determined according to the transfer conductance, and the transfer conductance is changed according to the voltage of the second gate 42. The dual gate FET (DGF) can be used as a mixer because the gate-source of the FET is called GS, and the drain When the source is called DS, it is due to the nonlinear characteristics of I GS -V GS and I DS -V DS .
따라서 제1게이트(41)를 통해 이벽딘 신호(WRF)는 공통소스(common-Source) 듀얼게이트 FET(GDF)에 의해 증폭되어 공통게이트 듀얼게이트 FET(GDF)로 들어간다. 이때 듀얼게이트 FET(GDF) 전체의 전달 컨덕턴스는 제2게이트(42)로 입력되는 발진전압(WLO)에 의해 변조되게 된다. 따라서 드레인으로 흐르는 출력전류는 WIF=(WRF-WLO)의 주파수를 갖게 된다.Therefore, the second wall signal WRF is amplified by the common-source dual gate FET GDF through the first gate 41 and enters the common gate dual gate FET GDF. At this time, the transfer conductance of the entire dual gate FET GDF is modulated by the oscillation voltage WLO input to the second gate 42. Therefore, the output current flowing to the drain has a frequency of W IF = (W RF -W LO ).
이때 듀얼게이트 FET(GDF)의 소스단의 정합을 위해 저항(R2)과 캐패시터(C2)가 병렬로 구성된 회로에 의해 정합되며 듀얼게이트 FET(GDF)의 드레인쪽으로 바이어스 입력단(51)의 입력전원에 의해 레규레이터(Voltage Regulator) 스트립라인(ST7)을 통해 바이어스를 조절함으로서 작은 국부발진 전력으로도 믹서를 구동할 수 있다.At this time, in order to match the source terminal of the dual gate FET (GDF), the resistor R 2 and the capacitor C 2 are matched by a circuit configured in parallel and the input of the bias input terminal 51 toward the drain of the dual gate FET (GDF). By controlling the bias through the voltage regulator stripline (ST 7 ) by the power supply, the mixer can be driven with small local oscillation power.
따라서 듀얼게이트 FET(GDF)의 드레인 출력으로부터 저항(R3)과 캐패시터(C3)가 직렬로 구성되어 접지와 접속된 병렬 출력으로부터 출력신호를 스트립라인(ST8) RF 신호를 제거하고 드레인측으로의 IF 임피던스를 정합하여 스트립라인(ST9)에 의한 저역통과 필터에서 RF 신호와 국부발진 신호를 제거하고 IF 신호만을 통과시켜 캐패시터(C8)를 지나 (ST10)에서 IF 출력단(100)의 디 바이스와 IF 임피던스 정합이 이루워진다.Therefore, from the drain to the output of the dual-gate FET (GDF) resistance (R 3) and capacitor (C 3) it is configured in series with the output signal from the ground and connected parallel to the output strip line (ST 8) toward removing the RF signal, and a drain Remove the RF signal and local oscillation signal from the low pass filter by strip line (ST 9 ) by matching IF impedance of, pass only IF signal and pass capacitor (C 8 ) to (IF 10 ) of IF output stage (100). Device and IF impedance matching is achieved.
상술한 바와 같이 본 고안은 하기와 같은 장점이 있다.As described above, the present invention has the following advantages.
1. 듀얼게이트 FET(GDF) 자체에서 주파수 변환후 증폭을 하므로 IF 증폭기가 필요없다.1. The dual gate FET (GDF) itself does not need an IF amplifier because it amplifies after frequency conversion.
2. 듀얼게이트 FET(GDF)에 RF 신호와 LO 신호를 인가하므로 방향성 결합기가 필요없다.2. The RF and LO signals are applied to the dual gate FET (GDF), eliminating the need for a directional coupler.
3. 입력단과 제1게이트 LO단과 제2게이트 소스단, 드레인단에 각각 임피던스 정합을 실시함으로써 저잡음 특성을 갖게 하였다.3. Impedance matching is performed at the input terminal, the first gate LO terminal, the second gate source terminal, and the drain terminal, respectively, to achieve low noise characteristics.
4. 듀얼게이트 FET(GDF)의 바이어스(특히 VGS)를 조절함으로써 작은 국부발진기 전력으로도 믹서를 구동할 수 있다.4. By adjusting the bias (particularly V GS ) of the dual gate FET (GDF), the mixer can be driven with small local oscillator power.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860008034U KR890007729Y1 (en) | 1986-06-05 | 1986-06-05 | The mixing circuit using c-band |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860008034U KR890007729Y1 (en) | 1986-06-05 | 1986-06-05 | The mixing circuit using c-band |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880001347U KR880001347U (en) | 1988-03-15 |
| KR890007729Y1 true KR890007729Y1 (en) | 1989-10-31 |
Family
ID=19252482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860008034U KR890007729Y1 (en) | 1986-06-05 | 1986-06-05 | The mixing circuit using c-band |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890007729Y1 (en) |
-
1986
- 1986-06-05 KR KR2019860008034U patent/KR890007729Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880001347U (en) | 1988-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3458586B2 (en) | Microwave mixer circuit and down converter | |
| US5678226A (en) | Unbalanced FET mixer | |
| US4845389A (en) | Very high frequency mixer | |
| JPH11103215A (en) | Microwave mixer circuit and down converter | |
| US4592095A (en) | Microwave FET mixer arranged to receive RF input at gate electrode | |
| US4949398A (en) | GaAs MESFET balanced resistive mixer | |
| JPS6094514A (en) | Gain control high frequency signal amplifying circuit | |
| JP3227641B2 (en) | Mixer circuit and frequency conversion method | |
| US4727597A (en) | Mixer arrangement | |
| JPH05259766A (en) | Integrated circuit equipped with variable gain amplifier | |
| KR890007729Y1 (en) | The mixing circuit using c-band | |
| KR900001528B1 (en) | Microwave mixer using mesfet | |
| KR900004032B1 (en) | Image reducing and mixing device using double - gate fet | |
| JPH04265002A (en) | Microwave converter | |
| Harrop et al. | Performance of some GaAs MESFET mixers | |
| KR890004205B1 (en) | Television tuner for wideband receive | |
| JPH118515A (en) | Frequency conversion device | |
| JPH0740647B2 (en) | Field effect transistor circuit | |
| EP0802625B1 (en) | Unbalanced fet mixer | |
| JP2000244247A (en) | Microwave mixer circuit and multi-satellite receiving down converter | |
| KR910003235B1 (en) | Frequency mixer for converter in satellite communications receiver system | |
| JPS6348444B2 (en) | ||
| JP2943348B2 (en) | Frequency converter | |
| JP3343488B2 (en) | RF signal transmission device and CATV tuner having this RF signal transmission device | |
| Tsironis | BR FET: A band rejection FET for amplifier and mixer applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19980928 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |