KR900002497Y1 - Firmware action analysis devices - Google Patents
Firmware action analysis devicesInfo
- Publication number
- KR900002497Y1 KR900002497Y1 KR2019870005685U KR870005685U KR900002497Y1 KR 900002497 Y1 KR900002497 Y1 KR 900002497Y1 KR 2019870005685 U KR2019870005685 U KR 2019870005685U KR 870005685 U KR870005685 U KR 870005685U KR 900002497 Y1 KR900002497 Y1 KR 900002497Y1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- data
- processor
- output
- palmware
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/28—Error detection; Error correction; Monitoring by checking the correct order of processing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 본 고안 장치의 회로 구성도.1 is a circuit diagram of a device of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 시험콘넥터 2 : 제어기1: Test connector 2: Controller
3 : 데이터 추적연결 콘넥터 4 : 주소거로직3: Data Tracking Connection Connector 4: Address Logic
5 : 홀드 및 동기 로직 6 : 비교기5: hold and sync logic 6: comparator
7 : 입출력 포트 8 : 처리기7: input / output port 8: processor
9 : 시스템 메모리 10 : 데이타 멀티플렉서9 system memory 10 data multiplexer
11, 12 : 래지스터 14 : 고속 메모리11, 12: Register 14: high speed memory
15 : 상태 레지스터 표시기15: Status register indicator
본 고안은 소형 컴퓨터내에 사용되는 각종 처리기(Processor) 회로의 동작상태를 분석할수 있는 팜웨어 동작 분석 장치에 관한 것이다.The present invention relates to a palmware motion analysis device capable of analyzing the operation state of various processor circuits used in a small computer.
종래의 팜웨어 동작 분석 장치는 고속메모리에 대이터가 입력되면 수동적으로 임의의 어드레스를 스위치로 구성하여 고속 메모리에 입력시키게되나, 데이타의 입출력이 스위치를 이용한 수동 입력으로 정확한 데이타 입력이 어렵고, 기억 용량에 한계가 있고 처리기에 의한 제어가 되지 않으므로 하드웨어의 구성이 복잡함과 동시에 비교분석기능과 하드 카피 기능이 전혀 구비되어 있지 못하여 한번 지나간 데이타를 다시 볼 수 없는 단점이 있었다.The conventional Palmware motion analysis device manually inputs an arbitrary address as a switch and inputs it to the high speed memory when data is input to the high speed memory, but the input and output of data is difficult to accurately input data by manual input using a switch. There is a limitation in capacity and control by the processor, which makes the hardware configuration complicated and the comparison analysis function and the hard copy function are not provided at all.
본 고안은 이러한 종래의 단점을 해결하기 위하여 마이크로 처리기를 설치하여 팜웨어(Firmware)를 완전히 분석할 수 있도록 함과 동시에 데이타를 정확하게 입력시킴과 동시에 데이타의 비교 분석을 할수 있으며, 하드 카피 기능이 있고 데이타를 정확하게 분석할 수 있는 팜웨어 동작 분석 장치를 제공하는 것을 목적으로 하는 것으로, 이하 첨부된 도면을 참조하면서 본 고안의 구성 및 작용효과를 설명하면 다음과 같다.In order to solve the above shortcomings, the present invention can install a microprocessor to fully analyze the Palmware, input the data accurately and perform comparative analysis of the data, and have a hard copy function. It is an object of the present invention to provide a palmware motion analysis device capable of accurately analyzing data. Hereinafter, the configuration and operation effects of the present invention will be described with reference to the accompanying drawings.
제 1 도를 참조하면 본 고안 장치의 구성은, 시험콘넥터(1)를 제어기(2)와 데이타 추적 연결 콘텍터(3) 및 주소거로직(4)과 홀드 및 동기 로직(5)이 연결된 비교기(6)의 입력단(B)에 연결하고 데이타 버스를 통해 상호 연결함과 동시에 입출력 포트(7), 처리기(8), 시스템 메모리(9), 데이타 멀티플렉서(10)로 구성된 제어 장치(가)의 입출력 포트(7)의 데이타 입출력을 레지스터(11, 12)를 통하여 산술회로(13)의 입력단(B)과 비교기(6)의 입력단(A)에 각각 연결하며, 산술회로(13)의 출력단(F)은 고속 메모리(14)를 통하여 데이타 멀티플렉서(10)와 콘넥터(1,3)에 연결하되, 데이타 멀티플렉서(10)의 출력단(Q1)은 상태 레지스터 표시기(15)에 연결하여 된 것이다.Referring to FIG. 1, the apparatus of the present invention includes a test connector 1 having a controller 2, a data tracking connection connector 3, an address logic 4, a hold and a synchronous logic 5 connected to each other. A control device comprising an input / output port (7), a processor (8), a system memory (9), and a data multiplexer (10) connected to an input terminal (B) of the (6) and interconnected via a data bus. The data input / output of the input / output port 7 is connected to the input terminal B of the arithmetic circuit 13 and the input terminal A of the comparator 6 through the registers 11 and 12, respectively. F) is connected to the data multiplexer 10 and the connectors 1, 3 through the high speed memory 14, and the output terminal Q 1 of the data multiplexer 10 is connected to the status register indicator 15.
미설명 부호 CRT는 모니터이고, PRT는 프린터이고, 16은 디코더이다.Unmarked CRT is a monitor, PRT is a printer, 16 is a decoder.
이러한 본 고안 장치의 작용효과를 설명하면 다음과 같다.Referring to the operation and effect of the device of the present invention is as follows.
우선 팜웨어란 마이크로 프로그램의 집단으로서, 소프트웨어와 하드웨어의 중간에 속한다고 할수 있는 것으로, 처리기(8)로서 팜웨어를 제어하도록 하되 고속 메모리914)의 용량을 확장하고 입출력 포트(7)를 설치하여 기억된 데이타 및 추적 데이타를 직접 프린터(PRT)로서 인자되도록 함과 동시에 이미 기억된 데이타의 비교결과도 인자할 수 있도록 하며 처리기(8)에 의한 제어로 데이타 처리기 속도가 빠르면 데이타 처리 패턴을 변환할수 있게 함과 동시에 고속 메모리914)의 동작과 병행하여 처리기와 메모리간에 별도의 기능을 수행할 수 있다.First of all, the palmware is a group of micro programs, which belongs to the middle of software and hardware. The processor 8 controls the palmware, but expands the capacity of the high speed memory 914 and installs the input / output port 7. The stored data and trace data can be printed directly as a printer (PRT), and at the same time, the comparison result of the already stored data can be printed. When the speed of the data processor is controlled by the processor 8, the data processing pattern can be converted. At the same time, a separate function may be performed between the processor and the memory in parallel with the operation of the fast memory 914.
즉 처리기(8)가 동작하려는 명령을 입출력 포트(7)의 모니터(CRT)를 통해 받아서 상태 레지터 표시기(15)에 기억시킨다.That is, the processor 8 receives the command to be operated through the monitor CRT of the input / output port 7 and stores it in the status register indicator 15.
기존 시스템 상태를 입출력 포트(7)에 연결된 모니터(CRT)에 표시하고 변경할 상태를 입력 받는다.The existing system status is displayed on the monitor (CRT) connected to the input / output port (7) and the status to be changed is input.
이후 저장된 팜웨어(Firmware)가 발견되며 시험중인 처리기(8)의 동작을 정지할 것인가 아니면 동작을 계속시키면서 모니터(CRT)로 그 동작상태를 표시하여 주시할 것인가 똔느 입출력 포트(7)에 연결된 프린터(PRT)로 인자할 것인가를 결정한다.Then, the stored Palmware is found and the operation of the processor 8 under test is stopped or the operation status is displayed on the monitor CRT while continuing the operation. Determines whether to print with (PRT).
지정하고자 하는 팜웨어는 레지스터(12)에 랫치 시킨다.The palmware to be designated is latched in the register 12.
이때 처리기(8)의 라인을 디코드 하여 처리기(12), 비교기(6) 및 주소거로직(4) 그리고 홀드 및 동기 로직(5)만을 작동시키고 난뒤 입출력 동작에 의하여 데이타 버스로 지정 팜웨어 데이타를 내보낸다.Decode the line of processor 8 to operate only processor 12, comparator 6, address logic 4, and hold and sync logic 5, and then assign the designated palmware data to the data bus by input / output operations. Export.
고속 메모리914)를 해독할때에는 디코더(16)를 통해 레지스터(11), 제어기(2), 산술회로(13)만을 인에이블시키고 입출력 동작으로 데이타버스로 해독할 어드레스를 레지스터(11)에 기억시킨다.When decoding the high speed memory 914, only the register 11, the controller 2, and the arithmetic circuit 13 are enabled through the decoder 16, and the register 11 stores an address to be decoded into the data bus through an input / output operation. .
이때 산술회로(13)의 기능을 감산쪽으로 고정시키면 고속 메모리914)에 데이타가 입력될대의 메모리 어드레스와 무관하게 모니터(CRT)를 통해 처음 입력된 데이타부터 데이타를 해독할 수 있다.At this time, if the function of the arithmetic circuit 13 is fixed to the subtraction side, data can be decoded from the first data input through the monitor CRT regardless of the memory address of the data to be input to the high speed memory 914.
고속 메모리(14)에서 해독된 데이타 멀티플렉서(10를 통해 처리기가 해독된 데이타를 선택하도록 하여 모니터(CRT), 프린터(PRT) 및 시스템 메모리(9)로 출력시키도록 허용도를 부가한다.Allows the processor to select the decoded data via the decoded data multiplexer 10 in the high speed memory 14 to output to the monitor CRT, printer PRT and system memory 9.
시험중인 즉 콘넥터(1)에 연결된 장치의 처리기로 부터 입력되는 팜웨어 데이타는 콘넥터(1, 3)를 통해 입력되며 콘넥터(1)에는 처리기 내부의 클록을 연결하여 고속 메모리(14)의 어드레스증가 동작을 하는 출력에 입력시키고 레지스터(11, 12), 제어기(2), 산술회로913), 비교기(6), 주소거로직(4) 및 홀드 동기 로직(5)의 동기 신호로 한다.Palmware data input from the processor of the device connected to the connector 1 under test is input through the connectors 1 and 3 and the address of the high speed memory 14 is increased by connecting a clock inside the processor to the connector 1. The signal is inputted to an output to be operated, and a synchronization signal of the registers 11 and 12, the controller 2, the arithmetic circuit 913, the comparator 6, the address logic 4 and the hold synchronization logic 5 is used.
이상에서 설명한 바와 같이 본 고안에 의하면 PROM내에 내장된 팜웨어의 동작 흐름을 분석 및 추적할수 있어 처리기 모드의 하드웨어 분석 및 동작을 보다 정확히 분설할 수가 있다.As described above, according to the present invention, the operation flow of the palmware embedded in the PROM can be analyzed and tracked, so that the hardware analysis and operation of the processor mode can be more accurately divided.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870005685U KR900002497Y1 (en) | 1987-04-22 | 1987-04-22 | Firmware action analysis devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870005685U KR900002497Y1 (en) | 1987-04-22 | 1987-04-22 | Firmware action analysis devices |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880019346U KR880019346U (en) | 1988-11-28 |
KR900002497Y1 true KR900002497Y1 (en) | 1990-03-30 |
Family
ID=19261954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019870005685U KR900002497Y1 (en) | 1987-04-22 | 1987-04-22 | Firmware action analysis devices |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR900002497Y1 (en) |
-
1987
- 1987-04-22 KR KR2019870005685U patent/KR900002497Y1/en not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR880019346U (en) | 1988-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3518413A (en) | Apparatus for checking the sequencing of a data processing system | |
US5202976A (en) | Method and apparatus for coordinating measurement activity upon a plurality of emulators | |
JPH0580008B2 (en) | ||
US5644707A (en) | Computer mainframe signal monitoring system | |
US4554630A (en) | Control apparatus for back-driving computer memory and forcing execution of idle loop program in external memory | |
US4740895A (en) | Method of and apparatus for external control of computer program flow | |
JP2002358212A (en) | Microcomputer with debugging support function | |
KR900002497Y1 (en) | Firmware action analysis devices | |
US5051888A (en) | Data processing systems for coordinating measurement activity upon a plurality of emulators | |
KR920007510B1 (en) | State detecting device of processor | |
JPH0512063A (en) | Logic circuit design device | |
KR940001558B1 (en) | Processor board state checking apparatus | |
JP2906813B2 (en) | Collective panel device | |
SU951287A2 (en) | Device for interfacing homogenous computer system | |
KR200175057Y1 (en) | An apparatus for debugging an error of a computer | |
KR930004425B1 (en) | Computer system with debugging function and method therefor | |
JPS6225339A (en) | In-circuit emulator | |
SU1619290A1 (en) | Data exchange device | |
JP2734382B2 (en) | In-circuit emulator and debugging method thereof | |
JPH0573260A (en) | Access changeover method | |
JPS5880751A (en) | Data processor | |
JPH09185521A (en) | Incircuit emulator device provided on pci bus line | |
JPH04314139A (en) | Debugging device | |
JPH05165672A (en) | Processor | |
JPH0695913A (en) | Debugging device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |