KR900002357Y1 - Am 검파회로 - Google Patents

Am 검파회로 Download PDF

Info

Publication number
KR900002357Y1
KR900002357Y1 KR2019840001357U KR840001357U KR900002357Y1 KR 900002357 Y1 KR900002357 Y1 KR 900002357Y1 KR 2019840001357 U KR2019840001357 U KR 2019840001357U KR 840001357 U KR840001357 U KR 840001357U KR 900002357 Y1 KR900002357 Y1 KR 900002357Y1
Authority
KR
South Korea
Prior art keywords
transistor
base
current
circuit
emitter
Prior art date
Application number
KR2019840001357U
Other languages
English (en)
Other versions
KR840006474U (ko
Inventor
히로끼 하세가와
Original Assignee
산요덴기 가부시기가이샤
이우에 가오루
도오교오산요덴기 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴기 가부시기가이샤, 이우에 가오루, 도오교오산요덴기 가부시기가이샤 filed Critical 산요덴기 가부시기가이샤
Publication of KR840006474U publication Critical patent/KR840006474U/ko
Application granted granted Critical
Publication of KR900002357Y1 publication Critical patent/KR900002357Y1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • H03D1/14Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
    • H03D1/18Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

내용 없음.

Description

AM 검파회로
제 1 도는 종래의 AM 검파회로를 표시한 회로도.
제 2 도는 본 고안의 일실시예를 표시한 회로도.
* 도면의 주요부분에 대한 부호의 설명
14 : 제1트랜지스터 16 : 콘덴서
17 : 제2트랜지스터 18 : 전류반전회로
21 : 제3트랜지스터 22 : 전류선
본 고안은 AM(진폭변조)신호를 검파하기 위한 AM 검파회로에 관한 것으로, 특히 IC(집적회로)화에 알맞은 AM 검파회로에 관한 것이다.
AM 검파회로에 관해서는, 오랜전부터 여러가지 회로가 제안되고 있으나, IC화에 알맞는 것으로서, 예를 들면 제1도와 같은 회로가 있다. 제1도에 있어서, 입력단자(1)에 인가된 AM 신호는 입력콘덴서(2)를 개재하여 제1트랜지스터(3)의 베이스에 인가되고, 이 제1트랜지스터(3)의 베이스·에미터 접합 및 검파콘덴서(4)에 의해 검파되어, 제2 및 제3트랜지스터(5)(6)를 개재해서 출력단자(7)에 도출된다. 이 경우, IC내에 결합할 수 있는 콘덴서는, 통상 IC에 외부 접속되는 콘덴서의 용량(10000 PE 정도)의정도의 작은용량(수십 PF정도)이기 때문에, 검파시 충족시키기 위해서, 제 1 도의 회로에 있어서는, IO의 정전류원(8)을 착설하고, 제3트랜지스터(6)의 베이스전류를(단 β는 트랜지스터의 전류증폭율)로 하고, 또한 제2트랜지스터(5)의 베이스전류를로 해서, 제1트랜지스터(3)의 콜렉터·에미터전류를 작은 값이 되게 유지하고 있다. 통상의 상기 β는 100정도 이므로, 2단접속으로 충분한 검파를 행할 수 없어, 제1 내지 제3트랜지스터(3)∼(6)을 사용해서 3단 접속으로 하지 않으면 소망하는 출력을 얻을 수 없었다. 그래서, 제 1 도의 검파회로에 있어서는, 적어도 3개의 트랜지스터와, 정전류원의 직렬접속되기 때문에, 최저 3VBE+Vx(단 VBE는 트랜지스터의 베이스·에미터간 전압, Vx는 정전압원의 동작전압)의 동작전압이 필요하며, 예를 들면 VBE=Vx=0.7V로 하면, 2.8V이상의 전원을 필요로 하였다. 또, 상기 동작전압을 얻기 위해서, 4개의 다이오우드(9)∼(12)를 사용하면, 이 다이오우드(9)∼(12)에 흐르는 전류와, 제1 및 제2트랜지스터(3)(5)에 흐르는 전류가 크게 다르게 때문에, 동작 계시전압의 상위(相違)나 온도특성의 상위를 초래하여, 출력단자(7)에 얻어지는 검파출력신호의 산란이 크게 되거나, 검파출력신호를 이득 제어를 위하여 사용하는 경우에는, 초기설정전압이 산란한다는 결점을 가지고 있었다.
본 고안은, 상술한 점에 비추어 이루어진 것으로서, 저전압으로 동작하도록 회로구성이 연구된 AM 검파회로를 제공하려고 함과 동시에, 그에 부수해서, 안정된 검파출력신호를 얻을 수 있는 AM 검파회로를 제공하려는 것이다.
본 고안에 관한 AM 검파회로는, 베이스에 입력신호가 인가되는 제1트랜지스터와, 일단이 이 제1트랜지스터의 에미터에 접속된 콘덴서와, 베이스가 상기 제1트랜지스터와 에미터에 접속된 제2트랜지스터와, 이 제2트랜지스터의 콜렉터전류를 반전하는 전류 반전회로와, 베이스가 이 반전회로의 출력단에 접속된 제3트랜지스터와, 상기 제2 및 제3트랜지스터의 공통에미터에 접속된 정전류원과, 상기 제1트랜지스터의 베이스에 접속된 바이어스 회로에 의해서 구성된다.
제 2 도는 본 고안의 일실시예를 나타낸 것으로서, (13)은 검파되어야할 AM 입력신호가 인가되는 입력단자, (14)는 입력콘덴서(15)를 개재해서 베이스에 입력신호가 인가되는 제1트랜지스터와, (16)은 이 제1트랜지스터(14)의 에미터와 어드와의 사이에 접속된 콘덴서, (17)은 베이스가 상기 제1트랜지스터(14)의 에미터에 접속된 제2트랜지스터, (18)은 다이오우드 접속된 트랜지스터(19)와 이 트랜지스터(19)와 베이스 및 에미터가 공통접속된 트랜지스터(20)로 구성되고, 상기 제2트랜지스터(17)의 콜렉터 전류를 반전해서 상기 트랜지스터(20)의 콜렉터에 발생시키는 전류 반전회로, (21)은 베이스가 상기 반전회로(18)의 (Io) 트랜지스터(20)의 콜렉터에 접속된 제3트랜지스터와, (22)는 상기 제2 및 제3트랜지스터(17) 및 (21)의 공통에미터에 접속된 정전류원 그리고 (23)은 검파출력신호가 얻어지는 출력단자이다.
입력단자(13)에 인가된 검파되어야 할 입력신호는, 제1트랜지스터(14) 및 콘덴서(16)에 의해서 AM 검파된다. 그리고 검파된 신호는, 제2트랜지스터(17)의 베이스에 인가되고, 이 제2트랜지스터(17)와 제3트랜지스터(21)와의 공통 에미터에서 출력단자(23)에 도출된다.
여기서, 정전류원(22)에서 흐르는 정전류를 Io로 하면, 정상상태에 있어서는, 제3트랜지스터(21)의 콜렉터전류가, 제2트랜지스터(17)의 콜렉터전류가, 상기 제3트랜지스터(21)의 베이스전류가그리고 제1트랜지스터(14)의 콜렉터전류가가 되며, 이 상태는 제2트랜지스터(17)의 콜렉터에서, 전류반전회로(18), 제3트랜지스터(21)의 베이스·에미터를 경유해서 제2트랜지스터(17)의 에미터에 이르는 루우프의 부귀환에 의해 안정되게 유지된다.
그래서, 제1트랜지스터(14)의 콜렉터전류는라는 작은 값이 되므로, IC화된 소용량의 콘덴서(16)와 함께 AM 검파를 행하기 위하여 적절한 것이다. 또, 제1트랜지스터(14)의 베이스에서 어어드까지의 동작전압은 2VBE+Vx가 되므로, VBE=Vx=0.7V로 하면, 본 고안에 관한 AM 검파회로는 2.1V의 낮은 전압으로 동작이 가능하게 된다.
또한 본 고안에 있어서는, 제4, 제5도 및 제6트랜지스터(24),(25) 및 (26)에 의해서 바이어스회로를 구성하고, 제1트랜지스터(14)의 베이스에 3VBE(=2.1V)의 동작전압을 공급하고 있다. 정전류원(27)의 전류를 정전류원(22)의 전류와 같이 Io로 하면, 제4트랜지스터(24)의 콜렉터전류가 Io, 베이스 전류가, 제5트랜지스터(25)의 컬렉터전류가 Io, 베이스전류가제6트랜지스터(26)의 콜렉터 전류가가 되고, 각 트랜지스터에 흐르는 전류를 각각, 제1트랜지스터(14)와 제6트랜지스터(26), 제2트랜지스터(17)와 제5트랜지스터(25), 제3트랜지스터(21)와 제4트랜지스터(24)라는 상태로 대응시킬 수 있다. 따라서, 대응하는 트랜지스터를 IC내에 짝이 되는 구조로 만들면, 동작계시 특성이나 온도특성을 균일하게 할 수 있고, 출력전압이나 이득제어 초기설정전압의 산란을 누룰 수 있다.
이상 설명한 바와 같이 본 고안에 의하면, 콘덴서가 내장되고 또한 저전압으로 동작하는 AM 검파회로를 얻을 수 있다.
또 바이어스 회로로서 제 2 도에 도시한 바와 같은 회로를 사용하면 안정된 출력전압을 얻을 수 있다.

Claims (1)

  1. 검파되어야 할 신호가 베이스에 인가되는 제1트랜지스터(14)와, 이 제1트랜지스터(14)의 에미터와 어어드와의 사이에 접속된 콘덴서(16)와, 베이스가 상기 제1트랜지스터(14)의 에미터에 접속된 제2트랜지스터(17)와, 이 제2트랜지스터(17)의 콜렉터전류의 반전 전류를 얻기 위한 전류반전회로(18)와, 이 전류반전회로(18)의 출력이 베이스에 인가되는 제3트랜지스터(21)와, 이 제3트랜지스터(21)와 상기 제2트랜지스터(17)와의 공통 에미터에 접속된 전류원(22)과, 상기 제1트랜지스터(14)의 베이스에 접속된 바이어스회로로 이루어진 것을 특징으로 하는 AM 검파회로.
KR2019840001357U 1983-02-22 1984-02-20 Am 검파회로 KR900002357Y1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1983025538U JPS59132212U (ja) 1983-02-22 1983-02-22 Am検波回路
JP58-25538 1983-02-22

Publications (2)

Publication Number Publication Date
KR840006474U KR840006474U (ko) 1984-12-03
KR900002357Y1 true KR900002357Y1 (ko) 1990-03-22

Family

ID=12168780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019840001357U KR900002357Y1 (ko) 1983-02-22 1984-02-20 Am 검파회로

Country Status (2)

Country Link
JP (1) JPS59132212U (ko)
KR (1) KR900002357Y1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS591002B2 (ja) * 1976-09-13 1984-01-10 株式会社日立製作所 直結トランジスタ回路
JPS54160156A (en) * 1978-06-09 1979-12-18 Toshiba Corp Detection circuit

Also Published As

Publication number Publication date
JPS59132212U (ja) 1984-09-05
JPH0346574Y2 (ko) 1991-10-02
KR840006474U (ko) 1984-12-03

Similar Documents

Publication Publication Date Title
US4855618A (en) MOS current mirror with high output impedance and compliance
US4961046A (en) Voltage-to-current converter
EP0155720B1 (en) Cascode current source arrangement
US7113041B2 (en) Operational amplifier
KR900013509A (ko) 온도보상회로
KR870009478A (ko) 입력회로
KR100240686B1 (ko) 정전압회로
US4717839A (en) Transistor comparator circuit having split collector feedback hysteresis
US4937515A (en) Low supply voltage current mirror circuit
EP0411657B1 (en) Constant voltage circuit
KR900002357Y1 (ko) Am 검파회로
KR920013895A (ko) 신호전압과 기준전압 사이의 차이에 비례하는 온도와 무관한 전류를 발생시키기 위한 집적회로
US6480038B1 (en) Bipolar comparator
EP0104777B1 (en) A constant current source circuit
EP0485617A1 (en) Hysteresis circuit
US4553107A (en) Current mirror circuit having stabilized output current
US4825178A (en) Oscillator with noise rejection and square wave output
EP0302217A2 (en) Oscillator circuit
KR900017185A (ko) 반도체 집적회로
US6590371B2 (en) Current source able to operate at low supply voltage and with quasi-null current variation in relation to the supply voltage
US4262244A (en) Circuit providing improved rejection to power supply variations to current sources driven therefrom
US3249880A (en) Temperature stabilized semiconductor detector
JPH0379123A (ja) 定電流源回路
KR830000469Y1 (ko) 신호변환 회로
KR930006085Y1 (ko) 3진논리 변환회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19950317

Year of fee payment: 6

EXPY Expiration of term