KR900001890Y1 - Circuit for controlling dead time and returning - Google Patents
Circuit for controlling dead time and returning Download PDFInfo
- Publication number
- KR900001890Y1 KR900001890Y1 KR2019870015243U KR870015243U KR900001890Y1 KR 900001890 Y1 KR900001890 Y1 KR 900001890Y1 KR 2019870015243 U KR2019870015243 U KR 2019870015243U KR 870015243 U KR870015243 U KR 870015243U KR 900001890 Y1 KR900001890 Y1 KR 900001890Y1
- Authority
- KR
- South Korea
- Prior art keywords
- power
- power supply
- output
- amplifier
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 개통도.1 is an opening diagram of the present invention.
제2도는 본 고안중 기준전원 발생부의 세부 회로도.2 is a detailed circuit diagram of the reference power generation unit of the present invention.
제3도는 본 고안중 전원검출부 및 전원의 안정상태 검출 회로의 세부 회로도.3 is a detailed circuit diagram of a power supply detecting unit and a steady state detection circuit of the power supply according to the present invention.
제4도는 본 고안중 지연시간 설정부와 지연부 및 스타트 신호 발생부의 세부 회로도.4 is a detailed circuit diagram of a delay time setting unit and a delay unit and a start signal generator of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 기준전원 발생부 20 : 전원검출부10: reference power generator 20: power detector
30 : 전원의 안정상태 검출부 40 : 지연시간 설정부30: power supply stable state detection unit 40: delay time setting unit
50 : 지연부 50 : 스타트 신호 발생부50: delay unit 50: start signal generator
1 : 출력단자 R1-R10: 저항1: Output terminal R 1- R 10 : Resistance
VR1: 가변저항 D1-D10: 다이오드VR 1 : Variable resistor D 1 -D 10 : Diode
C1-C7: 콘덴서 AND1: 앤드게이트C 1 -C 7 : Capacitor AND 1 : Endgate
OP1, OP2: OP앰프 T1: 트랜스OP 1 , OP 2 : OP Amp T 1 : Trans
IC1: 레귤레이터 IC2: 비안정 멀티바이브레이터IC 1 : Regulator IC 2 : Unstable Multivibrator
IC3: 카운터 IC4: J/K 플립플롭(F/F)IC 3 : Counter IC 4 : J / K Flip-Flop (F / F)
IC5: 단안정 멀티 바이브레이터 I1, 12: 인버어터IC 5 : monostable multivibrator I 1 , 1 2 : inverter
Vcc, Vss : 전원Vcc, Vss: Power
본 고안은 인가되는 전원이 안정되어 정상적으로 될때에만 후단에 공급되게 한 전원의 안정시간 조정 및 정전 복귀회로에 관한 것이다.The present invention relates to a stable time adjustment and power failure return circuit of the power supply to be supplied to the rear end only when the applied power is stabilized and normal.
일반적으로 대형 전력 변환기를 이용하여 교류 전력을 직류전력으로 변환시키는 경우에는 교류 전원이 평활용 콘덴서에 어느정도 충전된 후 변환된 직류 전원이 안정된 상태로 되기 때문에 종래에는 전원이 고급되는 장비에 위와 같은 일반적인 대형전력 변환기의 저항과 콘덴서에 의한 시정수를 제공함으로서 장비의 동작순서에 따라 변환된 직류 전원을 공급하도록 하였으나 사용자가 장비의 동작 순서를 준수하지 않게 되면 전력용 반도체 소자가 비정상적인 전원 공급에 의하여 파괴되거나 오동작 되는 단점이 있었고 장비에 제공되는 저항과 콘덴서에 의한 시정수가 사용자의 요구에 따라 정확하게 설정되지 못하는 단점이 있었다.In general, in the case of converting AC power to DC power using a large power converter, since the converted DC power is stabilized after the AC power is charged to a smoothing capacitor to some extent, conventionally, the above-mentioned general equipment for power supply is advanced. By providing the time constant by the resistance and capacitor of the large power converter, the DC power converted by the operation order of the equipment is supplied, but if the user does not comply with the operation order of the equipment, the power semiconductor element is destroyed by abnormal power supply. There was a drawback of malfunctioning or malfunctioning, and there was a drawback that the time constant by the resistor and capacitor provided in the equipment could not be set correctly according to the user's request.
본 고안의 목적은 일반적인 대형전력 변환기를 통하여 변환된 직류 전원의 안정 상태가 OP 앰프와 앤드게이트를 이용하여 정확하게 검출되게 하고 장비에 공급되는 전원의 멀티바이브레이터와 카운터를 통과한 디지탈신호를 이용하여 사용자의 요구에 따라 정확하게 지연되게 하는 전원의 안정시간 조정 및 정전복귀 회로를 제공하고자 하는 것으로 일반적인 대형 전력 변환기를 통하여 변환된 직류 전원의 안정 상태가 OP 앰프에 설정된 기준 전압에 의하여 검출된 후 장비에 공급되는 전원이 멀티바이브레이터와 카운터에 의하여 지연되게 한 것이다.The purpose of the present invention is to ensure the stable state of DC power converted through general large power converter using OP amplifier and AND gate accurately, and to use the digital signal passed through the multivibrator and counter of power supplied to the equipment. It is to provide the stable time adjustment and power failure reset circuit of the power supply which can be delayed precisely according to the request of the power supply. The power supply is delayed by the multivibrator and the counter.
이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.
제1도는 본 고안의 계통도로서 전원검출부(20)의 출력이 전원의 안정상태 검출회로(30)를 통하여 기준전원발생부(10)의 출력과 비교되어 지연시간 설정부(40)에 입력되게 구성시키며 지연시간 설정부(40)의 출력이 카운터(IC3)와 J/K 플립플롭(F/F)(IC4)으로 된 지연부(50)를 통하여 스타트(START)신호 발생부(60)에 입력되게 구성한 스타트신호 발생부(60)로부터 출력된 스타트 신호가 후단 연결된 마이콤에 인가되게 구성시킨 것이다.FIG. 1 is a schematic diagram of the present invention, in which the output of the power detector 20 is compared with the output of the reference power generator 10 through the stable state detection circuit 30 of the power and is input to the delay time setting unit 40. The output of the delay time setting unit 40 is a start signal generation unit 60 through a delay unit 50 having a counter IC 3 and a J / K flip-flop F / F (IC 4 ). The start signal output from the start signal generation unit 60 configured to be input to the terminal is configured to be applied to the microcomputer connected to the rear stage.
또한 지연부(50)의 출력을 지연시간 설정부(40)와 지연부(50)의 카운터(IC3)와 J/K 플립플롭(F/F)에 인가시켜 각부의 상태가 초기화되게 구성시킨 것이다.In addition, the output of the delay unit 50 is applied to the delay time setting unit 40, the counter IC 3 of the delay unit 50, and the J / K flip-flop F / F so that the state of each unit is initialized. will be.
제2도는 제1도에 있어서 기준전원 발생부(10)의 세부회로도를 나타낸 것으로 트랜스(T1)를 통하여 승압된 교류전원(AC)이 정류용 다이오드(D1-D4)와 소전력 평활용 콘덴서(C1)를 통하여 직류전원(DC)으로 변환되게 구성시킨 후 변환된 직류전원(DC)이 레귤레이터(IC1)와 콘덴서(C2)를 통하여 후단에 일정한 직류전원(Vcc)을 공급하게 구성시킨 것이다.2 is a detailed circuit diagram of the reference power generator 10 in FIG. 1 , in which the AC power boosted through the transformer T 1 is equal to the rectifier diodes D 1 -D 4 . After the condenser (C 1 ) is configured to be converted into DC power (DC), the converted DC power (DC) supplies a constant DC power (Vcc) to the rear stage through the regulator (IC 1 ) and the capacitor (C 2 ). It is configured.
제3도는 제1도에 있어서 전원검출부 및 전원의 안정상태 검출 회로의 세부 회로도를 나타낸 것으로 인가되는 교류전원(AC)이 정류용 다이오드(D6-D10)와 대전력 평활용콘덴서(C3)를 통하여 직류전압(DC)으로 변환되게 전원검출부(20)를 구성하며 전원검출부(20)의 출력이 분배저항(R1)(R2)을 통하여 OP앰프(OP1)(OP2)의 비반전(+)측과 반전(-)측에 인가되게 구성시키고 기준전원발생부(10)로부터 출력된 전원(Vcc)이 OP앰프(OP1)(OP2)의 전원측에 인가됨과 동시에 분배저항(R3-R6)을 통하여 OP앰프(OP1)(OP2)의 반전(-)측과 비반전(+)측에 기준 전압을 설정하게 구성시킨 후 OP앰프(OP1)(OP2)의 출력이 전원(Vcc)측과 연결된 저항(R7)(R8)을 통하여 앤드게이트(AND1)에 입력되어 비교되며 앤드게이트(AND1)의 출력전압(Vco)이 후단에 인가되게 전원의 안정상태 검출회로(37)를 구성시킨 것이다.FIG. 3 shows a detailed circuit diagram of the power detector and the stable state detection circuit of FIG. 1, in which the AC power source AC is applied to the rectifier diodes D 6 -D 10 and the high power smoothing capacitor C 3. ) to configure a DC voltage (DC) the conversion to be power detector 20 through, and the OP amplifier (OP 1) (OP 2) through the output is distributed resistance (R 1) (R 2) of the power detector 20 It is configured to be applied to the non-inverting (+) side and the inverting (-) side, and the power supply Vcc output from the reference power generating section 10 is applied to the power supply side of the OP amplifiers OP 1 and OP 2 and at the same time the distribution resistor. (-) after setting a reference voltage to the side and the non-inverting (+) side configured OP amplifier (OP 1), (2 OP (R 3 -R 6) OP amplifier (OP 1) inversion of the (OP 2) through ) Is inputted to the AND gate AND 1 through the resistor R 7 (R 8 ) connected to the power supply Vcc side, and the output voltage Vco of the AND gate AND 1 is applied to the rear stage. Stable state detection of power supply The circuit 37 is configured.
이때 저항(R7)(R8)은 OP앰프(OP1)(OP2)에 인가되는 전원(Vcc)을 분배시키는 풀업(PULL-UP)용 저항이다.In this case, the resistors R 7 and R 8 are resistors for pull-up for distributing power Vcc applied to the OP amplifiers OP 1 and OP 2 .
제4도는 제1도에 있어서 지연시간설정부(40)와 지연부(50) 및 스타트펄스발생부(60)의 세부 회로도를 나타낸 것으로 전원의 안정상태 검출부(30)의 출력전압(Vco)이 비안정 멀티바이브레이터(IC2)의 전원측에 인가됨과 동시에 저항(R9)과 가변저항(VR1) 및 콘덴서(C4)(C5)를 통하여 비안정 멀티바이브레이터(IC2)의 트리거단자(TG)에 인가되어 구형파 신호를 발생하게 지연시간설정부(40)를 구성하며 지연시간 설정부(40)의 출력이 카운터(IC3)와 연결된 J/K 플릅플롭(IC4)의 클럭단자(CLK)에 인가되게 구성함과 동시에 전원의 안정상태검출부(30)의 출력전압(Vco)을 공급받는 12진 카운터(IC3)를 구동하게 구성한 후 카운터(IC3)의 출력(Q)이 출력전압(VCO)을 공급받는 J/K 플립플롭(IC4)을 구동하게 구성시키며 J/K 플립플롭(IC4)의 출력단자(Q)가 비안정멀티바이브레이터(IC2)의 리세트단자(R)와 단안정 멀티바이브레이터(IC5)의 리세트단자(R)에 연결됨과 동시에 인버어트(I1)(I2)를 통하여 카운터(IC3)와 J,/K 플립플롭(IC4)의 리세트단자(R)와 연결되게 지연부(50)를 구성시킨다.FIG. 4 is a detailed circuit diagram of the delay time setting unit 40, the delay unit 50, and the start pulse generator 60 in FIG. 1, and the output voltage Vco of the steady state detection unit 30 of the power supply is The trigger terminal of the unstable multivibrator (IC 2 ) is applied to the power supply side of the unstable multivibrator (IC 2 ) and through the resistor (R 9 ), the variable resistor (VR 1 ), and the capacitor (C 4 ) (C 5 ). TG) is applied to generate a square wave signal to form a delay time setting unit 40, the output of the delay time setting unit 40, the clock terminal of the J / K flop (IC 4 ) connected to the counter (IC 3 ) ( CLK) is to be configured, and at the same time and then configured to drive the output voltage (12 binary counter (IC 3) that receive the Vco) of the stable state detection section 30 in the power output of the counter (IC 3), (Q) is output to the It is configured to drive the J / K flip-flop IC 4 , which is supplied with the voltage VCO, and the output terminal Q of the J / K flip-flop IC 4 is unstable. It is connected to the reset terminal R of the eater IC 2 and the reset terminal R of the monostable multivibrator IC 5 , and at the same time, the counter IC 3 is connected to the counter terminal I 1 and I 2 . The delay unit 50 is configured to be connected to the reset terminal R of the J, / K flip-flop IC 4 .
그리고 출력전압(Vco)이 저항(R11)과 콘덴서(C6)(C7)를 통하여 인가된 단안정 멀티바이브레이터(IC5)가 지연부(50)의 출력에 의하여 구동되어 스타트 신호를 발생하게 스타트 신호발생부(50)를 구성한 후 스타트신호 발생부(50)의 출력(Q)이 출력단자(1)에 연결된 마이콤에 인가되게 구성시킨 것이다.The monostable multivibrator IC 5 , in which the output voltage Vco is applied through the resistor R 11 and the capacitors C 6 and C 7 , is driven by the output of the delay unit 50 to generate a start signal. After the start signal generator 50 is configured, the output Q of the start signal generator 50 is applied to the microcomputer connected to the output terminal 1.
또한 카운터(IC3)와 J/K 플립플롭(IC4)의 고정전원(Vss)과 세트단자(SET)를 접지시킴으로서 전원의 안정상태 검출부(30)의 출력전압(Vco)이 공급되게 구성시킨 것이다.In addition, the output voltage Vco of the stable state detection unit 30 of the power supply is supplied by grounding the fixed power supply Vss and the set terminal SET of the counter IC 3 and the J / K flip-flop IC 4 . will be.
이와같이 구성된 본 고안의 작용 효과를 설명하면 다음과 같다.Referring to the effects of the present invention configured as described above are as follows.
제2도의 기준전원 발생부(10)에서 트랜스(T1)를 통하여 승압된 교류전원(AC)이 정류용 다이오드(D1-D4)와 평활용콘덴서(C1)를 통하여 정류 및 평활되어 직류전원(DC)으로 변환되며 변환된 직류전원(DC)이 레귤레이터(IC1)를 통하여 일정한 직류전원(Vcc)으로 변환된 후 소력 평활용 콘덴서(C2)를 통하여 후단인 전원의 특정상태 검출회로(30)에 일정한 전원(VCC)을 공급하게 된다.AC power boosted by the transformer T 1 in the reference power generator 10 of FIG. 2 is rectified and smoothed through the rectifying diodes D 1 -D 4 and the smoothing capacitor C 1 . the direct current power source (DC) to the conversion, and the converted direct current power source (DC) the regulator (IC 1) for over a certain direct-current power supply (Vcc) and then converted to soryeok smoothing capacitor (C 2) a specific condition is detected in the power supply back end via A constant power supply VCC is supplied to the circuit 30.
또한 제3도에서 입력되는 교류전원(AC) 이 정류용 다이오드(D6-D10)와 대전력 평활용 콘덴서(C3)를 통하여 직류전원(Vp)으로 변환되며 변환된 직류전원(Vp)이 분배저항(R1)(R2)을 통하여 OP 앰프(OP1)(OP2)의 비반전(+)측과 반전(-)측에로 되는 전압(Va)을 인가시키고 기준전원 발생부(10)의 출력 전원(VCC) 이 저항(R3-R6)을 통하여 OP앰프(OP1)(OP2) 의 반전(-)측과 비반전(+)측에 로 되는 기준전압(Vb)(Vc)을 인가함으로서 전원 검출부(20)로부터 출력되는 전원(Vp)의 안정 레벨을 설정하게 되는 것이다.In addition, the AC power input in FIG. 3 is converted into the DC power supply Vp through the rectifying diodes D 6 -D 10 and the large power smoothing capacitor C 3 . Through this distribution resistor (R 1 ) (R 2 ) to the non-inverting (+) side and the inverting (-) side of the OP amplifier (OP 1 ) (OP 2 ) The voltage Va is applied and the output power VCC of the reference power generator 10 passes through the inverted (-) side of the OP amplifier OP 1 (OP 2 ) through the resistors R 3 -R 6 . On the non-inverting (+) side By applying the reference voltages Vb and Vc, the stable level of the power source Vp output from the power source detection unit 20 is set.
이때 OP 앰프(OP1)(OP2)에는 후단에 공급되는 안정전원 레벨의 최소값 및 최대 값이 설정되었기 때문에 OP 앰프(OP1)(OP2)에 인가되는 비교전압(Va)이 OP 앰프(OP1)의 기준전압(Vb)보다 작게되거나 OP 앰프(OP2)의 기준전압(Vc)보다 커지게 되면 즉, 전원검출부(20)의 출력전원(Vp)이 설정된 안정전원 레벨을 벗어나게되면 OP 앰프(OP1)(OP2)의 출력측에는 적어도 한쪽에서 「L 레벨」이 발생되어 앤드게이트(AND1)에 입력된 후 앤드게이트(AND1)의 출력측에는 「L 레벨」이 발생됨으로서 인가되는 전원의 불안정 상태를 검출함과 동시에 후단에 전원(Vco)의 공급을 정지시켜 후단의 회로를 정지시키는 것이다.The OP amplifier (OP 1) (OP 2) is because the minimum value and the maximum value of which is supplied to the rear end stable power level setting the comparison voltage (Va) applied to the OP amplifier (OP 1) (OP 2) a OP amp ( When the reference voltage Vb of the OP 1 ) is lower than the reference voltage Vc of the OP amplifier OP 2 , that is, when the output power Vp of the power detector 20 is out of the set stable power level, the OP amplifier (OP 1) the output of the (OP 2) has at least one side is the "L level" occurs AND gate (AND 1) a is "L level", the output side of the AND gate (AND 1) after the input is applied by being caused to The instability of the power supply is detected, and the supply of the power supply Vco is stopped at the rear end to stop the circuit at the rear end.
그러나 OP 앰프(OP1)(OP2)에 인가되는 비교전압(Va)이 OP앰프(OP1)의 기준전압(Vb)보다 작게되면 즉, 전원검출부(20)의 출력전원(Vp)이 설정된 안정전원 레벨 상태로 되면 OP 앰프(OP1)(OP2)의 출력에서 「H 레벨」이 발생되어 앤드게이트(AND1)에 인가된 후 앤드게이트(AND1)의 출력측에는 「H 레벨」이 발생되어 인가되는 전원의 안정상태를 검출함과 동시에 후단에 안정된 전원(Vco)을 공급하게 되는 것이다.However OP amplifier (OP 1), the comparison voltage (Va) applied to the (OP 2) the OP amp when less than the reference voltage (Vb) in the (OP 1) That is, the output power (Vp) is set to the power detector 20 Once a stable power level status OP amplifier (OP 1) is the "H level" generated at the output of the (OP 2) is "H level", the output side of the AND gate (AND 1) and then applied to the AND gate (AND 1) is The stable state of the generated and applied power is detected and at the same time, the stable power Vco is supplied.
이때 OP 앰프(OP1)(OP2)의 출력측에 연결된 저항(R7)(R8)은 OP앰프(OP1)(OP2)에 인가되는 전원(Vcc)을 분배시키는 풀업용 저항이다.The resistance connected to the output of the OP amplifier (OP 1) (OP 2) (R 7) (R 8) is a resistor for pull-up which distributes the power (Vcc) is applied to the OP amplifier (OP 1) (OP 2) .
그리고 제4도에서 전원의 안정상태 검출부(30)로부터 인가되는 전원(Vco)이 가변저항(VR1)과 저항(R9) 및 콘덴서(C4)(C5)를 통하여 비안정 멀티바이브레이터(IC2)의 단자(TG)에 인가됨으로서 비안정 멀티바이브레이터(IC2)의 출력측(Q)에는 저항(R9)과 가변저항(VR1) 및 콘덴서(C4)(C5)의 시정수에 의하여 구형파가 발생된후 J/K플립플롭(IC4)의 클럭단자(CLK)에 인가됨과 동시에 출력전원(Vco)이 인가된 12진 카운터(IC3)를 구동시켜 지연 작용을 하게하며 12진 카운터(IC3)의 작용이 완료되면 카운터(IC3)의 출력(Q)측에는 펄스가 발생되어 출력전원(Vco)이 인가된 J/K 플립플롭(IC4)을 구동시킴으로서 카운터(IC3)의 지연 작용을 유지시키는 것이다.In FIG. 4, the power supply Vco applied from the stable state detection unit 30 of the power supply is connected to the unstable multivibrator through the variable resistor VR 1 , the resistor R 9 , and the capacitor C 4 and C 5 . the output (Q) of the non-stable multivibrator (IC 2) by being applied to the terminal (TG) of the IC 2), the resistance (R 9) and the time constant of the variable resistor (VR 1) and a condenser (C 4) (C 5) After the square wave is generated, it is applied to the clock terminal CLK of the J / K flip-flop IC 4 and at the same time, it drives the decimator counter IC 3 to which the output power Vco is applied to cause a delay action. Jin when the action of the counter (IC 3) is completed, is the side of the output (Q) of the counter (IC 3) pulse generating output power (Vco) is applied to the J / K sikimeuroseo driving a flip-flop (IC 4) counter (IC 3 ) Is to maintain the delay action.
이때 J/K 플립플롭(IC4)의 반전출력(Q)이 비안정 및 단안정 멀티바이브레이터(IC2)(IC5)를 초기화시킴과 동시에 인버어터(I1)(I2)를 통하여 카운터(IC3)와 J/K 플립플롭(IC4)의 리세트단자(R)에 인가되어 이의 상태를 초기화시키고 J/K 플립플톱(IC4)의 출력(Q)이 출력전원(Vco)이 인가된 단안정 멀티바이브레이터(IC5)를 구동시키며 단안정 멀티바이브레이터(IC5)의 출력(Q)측에는 내장된 저항(R1)과 콘덴서(C6)(C7)에 의한 시정수에 의하여 스타트 신호를 발생시킨 후 출력단자(1)에 연결된 마이콤에 스타트 신호를 공급함으로서 정확한 전원 지연시간을 사용자의 요구에 맞게 설정할 수 있는 것이다.At this time, the inverted output (Q) of the J / K flip-flop (IC 4 ) initializes the unstable and monostable multivibrator (IC 2 ) (IC 5 ) and at the same time counters through the inverter (I 1 ) (I 2 ). It is applied to the reset terminal R of the IC 3 and the J / K flip-flop IC 4 to initialize its state, and the output Q of the J / K flip-flop IC 4 is the output power Vco. The applied monostable multivibrator (IC 5 ) is driven and on the output (Q) side of the monostable multivibrator (IC 5 ) by time constants by the built-in resistor (R 1 ) and capacitor (C 6 ) (C 7 ). By generating the start signal and supplying the start signal to the microcomputer connected to the output terminal 1, the accurate power delay time can be set according to the user's requirements.
따라서 전원검출부(20)로부터 검출된 전원이 전원의 안정상태 검출회로(30)를 통하여 기준전원 발생부(10)의 출력과 비교되어 전원의 안정 상태를 검출하며 검출된 전원이 지연시간 설정부(40)와 지연부(50)를 통하여 정확하게 지연시킨후 스타트신호 발생부(60)를 통하여 스타트 신호를 발생시켜 출력단자(1)에 연결된 마이콤에 공급함으로서 안정된 전원이 후단의 장비에 공급되게 한 것으로 본 고안은 대용량 콘덴서를 통하여 변환된 직류 전원의 안정도를 검사하는 회로와 정전복구시 자동적으로 시스템을 재 구동시키는 회로 시스템의 전원이 안정된 후 지연시간을 제공하여 워밍업(WARMING UP)시키는 회로에 실시될 수 있는 것이다.Therefore, the power detected by the power detector 20 is compared with the output of the reference power generator 10 through the stable state detection circuit 30 of the power to detect the stable state of the power, and the detected power is the delay time setting unit ( 40) and delay through the delay unit 50, and then start signal is generated through the start signal generator 60 to supply to the microcomputer connected to the output terminal (1) so that the stable power is supplied to the equipment of the rear end The present invention is implemented in a circuit for checking the stability of the DC power converted through a large capacity capacitor and a circuit for warming up by providing a delay time after the power of the circuit system is stabilized automatically when power failure is restored. It can be.
이상에서와 갈이 본 고안은 일반적인 대형전력 변환기를 통하여 변환된 직류 전원의 안정상태가 OP 앰프에 설정한 레벨에 의하여 검출된 안정 전원의 공급이 카운터와 멀티 바이브레이터를 통하여 지연되게 구성시킨 것으로 장비의 동작 순서에 따라 전원을 공급하지 않아도 전력용 반도체 소자가 오동작되지 않게 될 수 있고 전원 공급의 지연 시간이 사용자의 요구에 따라 정확하게 설정되므로 정전복구시 장비가 자동적으로 안정되게 구동될 수 있는 효과가 있는 것이다.As described above, the present invention is designed so that the stable power supply of DC power converted through a general large power converter is delayed through a counter and a multivibrator detected by the level set in the OP amplifier. Even if power is not supplied according to the operation sequence, the power semiconductor device may not be malfunctioned, and the delay time of the power supply is set correctly according to the user's demand, so that the equipment can be automatically and stably driven in case of power failure recovery. will be.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019870015243U KR900001890Y1 (en) | 1987-09-05 | 1987-09-05 | Circuit for controlling dead time and returning |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019870015243U KR900001890Y1 (en) | 1987-09-05 | 1987-09-05 | Circuit for controlling dead time and returning |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890007814U KR890007814U (en) | 1989-05-17 |
| KR900001890Y1 true KR900001890Y1 (en) | 1990-03-10 |
Family
ID=19267569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019870015243U KR900001890Y1 (en) | 1987-09-05 | 1987-09-05 | Circuit for controlling dead time and returning |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900001890Y1 (en) |
-
1987
- 1987-09-05 KR KR2019870015243U patent/KR900001890Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890007814U (en) | 1989-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5757625A (en) | Switched mode power supply with transformer and feedback via primary winding | |
| US6515876B2 (en) | Dc-to-dc converter | |
| TW529231B (en) | Power supply circuit | |
| JP2807579B2 (en) | Rectifier operable in at least two different AC supply voltage ranges | |
| JP3702142B2 (en) | DC power supply circuit and electronic device using the same | |
| US3846692A (en) | Peak amplitude follower circuit | |
| KR900001890Y1 (en) | Circuit for controlling dead time and returning | |
| EP0118966B1 (en) | Ac voltage stabilizer easily convertible into uninterruptible power supply (ups) | |
| JP3223080B2 (en) | Power failure detection device | |
| KR910004526B1 (en) | Watchdog Timer Circuit | |
| JPS6385808A (en) | Ac stabilized power supply unit | |
| JPH0126278B2 (en) | ||
| JP2838455B2 (en) | Uninterruptible power system | |
| JPS63129863A (en) | Switching power device | |
| JPS583523A (en) | Power source malfunction detecting system | |
| JPH0313794Y2 (en) | ||
| KR900002493Y1 (en) | Voltage circuit | |
| JP3399064B2 (en) | Rectifier | |
| JPH0537254Y2 (en) | ||
| KR930004088B1 (en) | Phase rotation testing circuit of 3 phase power supply | |
| KR890001042Y1 (en) | Switching regulator | |
| JPS62189990A (en) | Rotational speed controlling method of dc motor | |
| KR900000667Y1 (en) | Pulse generating circuit | |
| JPS5987371A (en) | Detector for power failure | |
| KR930007542Y1 (en) | Free voltage circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| E902 | Notification of reason for refusal | ||
| FPAY | Annual fee payment |
Payment date: 20010227 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |