KR900000465B1 - GaAs고속 저전력 인버터 - Google Patents

GaAs고속 저전력 인버터

Info

Publication number
KR900000465B1
KR900000465B1 KR1019870006651A KR870006551A KR900000465B1 KR 900000465 B1 KR900000465 B1 KR 900000465B1 KR 1019870006651 A KR1019870006651 A KR 1019870006651A KR 870006551 A KR870006551 A KR 870006551A KR 900000465 B1 KR900000465 B1 KR 900000465B1
Authority
KR
South Korea
Prior art keywords
mesfet
diode
inverter
drain
source
Prior art date
Application number
KR1019870006651A
Other languages
English (en)
Other versions
KR890001291A (ko
Inventor
이진구
김영훈
Original Assignee
이진구
김영훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이진구, 김영훈 filed Critical 이진구
Priority to KR1019870006651A priority Critical patent/KR900000465B1/ko
Publication of KR890001291A publication Critical patent/KR890001291A/ko
Application granted granted Critical
Publication of KR900000465B1 publication Critical patent/KR900000465B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

내용 없음.

Description

GaAs고속 저전력 인버터
제1도는 본 발명에 따른 회로도.
제2도는 종래의 인버터와 비교하여 본 발명에 따른 제1도의 회로에 대한 주파수 응답을 나타낸 도.
제3도는 종래의 FFS 인버터와 비교하여 본 발명의 인버터의 팬-아웃트 특성을 도시한 도.
본 발명은 기본 논리 게이트 즉, 인버터에 관한 것이며 GaAs MESFET (Gallium Arsenide Metal Semiconductor Field Effect Transistor)를 사용한 고속 및 저전력 소비의 특성을 갖는 인버터에 관한 것이다.
고속 GaAs로직 회로에서 버퍼드(buffered) FET로직(BFL) 게이트는 팬 아웃트 특성이 좋으며 매우 빠른 게이트이지만 전력 소비가 크다는 단점이 있다. 그래서 BFL의 큰 전력소비를 줄이기 위하여 제안된 것이 언버퍼드(unbuffered) FET로직 게이트(UFL)이다. 그러나, 이 게이트는 팬-아웃트 특성이 나쁘다. UFL게이트처럼 다이오드 레벨 쉬프트를 사용하여 역 바이어스된 다이오드가 캐패시터로 동작하는 CEL(Capacitor Enhanned Logic) 게이트가 제안되었다. 그러나, 이 게이트도 버퍼가 없기 때문에 팬-아웃트 특성이 나쁘다. BFL 게이트와 CCL(capacitor coupled logic) 게이트를 조합한 저 전력 및 고속의 FFS(Feed-Forward Static) 게이트는 적은 팬-아웃트에 대한 특성이 BFL 게이트 보다 좋지만 팬-아웃트가 커지면 특성이 나빠진다.
그리하여 본 발명은 상기 서술된 문제점을 개선하려고 노력하여 왔었다. 고속 저 전력 소비용 인버터를 제공하는 것이 본 발명의 일반적인 목적이다. 종래의 인버터보다 저 전력 소비를 하고 개선된 팬-아웃트 특성을 갖는 인버터를 제공하는 것이 본 발명의 또 다른 목적이다. 이제 본 발명에 따른 회로 동작을 제1도를 참조하여 상세히 서술해 나갈 것이다. Vdd는 정(positve) 공급전원이고 Vss는 부(negative) 공급전원이다. 본 발명에 따른 회로도는 서로 직렬로 연결된 MESFET G1 및 G2로 이루어진 로직단인 회로부 A와 서로 직렬 연결되어 있는 MESFET G3, G4 및 다이오드 D3로 이루어진 전압 레벨 쉬프트/구동(VS)단인 회로부 B와 회로부 A와 출력단파의 사이에 역바이어스 된 다이오드 D1과 정공급 전원 Vdd와 MESFET G3 사이에 역바이어스 된 다이오드 D2로 이루어졌다.
여기에서 MESFET G1, G2 및 G3, G4는 GaAs MESFET 들이고 다이오드 D1, D2 및 D3는 쇼트키 다이오드 들이다.
입력 단자인 MESFET G1의 게이트 전극에 입력 전압을 가하지 않은 상태에서 동작을 살펴보면 공급전원 Vdd에 의하여 구동되는 MESFET G2는 일종의 능동 부하로서 역할을 하기 때문에 MESFET G2의 드레인으로부터 소오스로 전류를 흐르도록 허락하며, MESFET 특성에 의하면 게이트 전극에 전압을 인가하지 않아도 드레인과 소오스 사이에 전류가 흐르기 때문에 MESFET G2의 드레인으로부터 소오스로 통과한 전류는 MESFET G1의 드레인으로부터 소오스로 흐르게 된다.
본 발명에 매우 중요한 역할을 하는 쇼트키 다이오드 D1 및 D2는 DC 상태에서는 보통 일반적인 다이오드로서 동작하지만 DC 신호에서 고주파 신호로 천이할 때 즉 고류 상태에서는 캐패시터로 작동하게 된다. 공급전원 Vdd와 출력 단 사이에 연결되어 있는 MESFET G3는 소오스 파로워(follower)의 역할을 수행하며 상기 MESFET G2의 소오스 전류에 의하여 구동되어진다. 그리고 MESFET G3의 소오스와 출력단 사이에 놓여져 있는 다이오드 D3에 순방향 전류가 흐르게 되면 각 다이오드 양단에 순 방향전압 0.7V의 전압 강하가 일어나서 MESFET G3와 함께 전압레벨 쉬프터로 작용하여 전체 논리 레벨을 쉬프트 해준다. 여기에서 다이오드 D3의 수는 공지로서 MESFET G1의 핀치오프(pinchoff) 전압에 의하여 결정된다. 공급전원 Vss와 출력단 사이에 위치되어 있는 MESFET G4는 정전류원으로서 동작하며 항시 일정한 전류를 흘러준다. 따라서 이제부터 전체적으로 기본 논리 동작인 인버터 논리 동작이 서술되어질 것이다. 입력단자에서 DC로우레벨(L) 상태로 있었을 때 공급전원 Vdd가 능동부하로 작동하는 MESFET G2의 드레인으로부터 소오스를 통하여 전류가 흐르기 때문에 MESFET G2의 소오스와 MESFET G1의 드레인과의 사이의 결점 전압은 하이레벨(H) 상태가 된다. 왜냐하면 MESFET G1의 드레인과의 사이에는 하나의 전류원으로서 미세한 전류 Ids가 흐르고, MESFET G2의 드레인과 소오스와의 사이를 공급뫈원 vdd와 MESFET G1의 드레인 사이에 연결되어 있는 하나의 저항 소자로 볼 수 있기 때문에 MESFET G2의 소오스와 MESFET G1의 드레인 사이의 결점 전압은 Vdd와 MESFET G3의 Rds에서의 전압 강하가 생긴 만큼의 차와 거의 같아서 MESFET G2를 통한 많은 전류가 MESFET G3의 게이트 전극으로 인가되어지고 역 바이어스 된 D2 때문에 공급전원 Vdd으로부터의 흐름 통로가 차단되어 MESFET G3의 드레인 축은 하나의 가상 접지라고 생각할 수 있으며, MESFET G3의 게이트와 소오스 사이는 다이오드와 같이 작동하게 된다.
또한 다이오드 D3에 순방향 전류가 흐르게 되어 MESFET G3와 함께 전체 논리 레벨 전압 강하를 일으킨다. 즉, 다시 말하면, 이것은 마치 다이오드 3개가 작동하는 것과 같아서 전체 논리 레벨을 3Vd(여기에서 Vd는 다이오드의 순방향 전압)만큼 쉬프트 시켜준다. 따라서 종래의 전체 전력 소비의 75-80%를 차지하였던 전압레벨 쉬프트 단인 회로부 B에서 수가 3개라면 본 발명에서는 2개로, 2개라면 1개로 줄일 수 있고 MESFET G3 및 G4의 게이트 폭을 줄이므로써 본 발명에서는 이러한 이유로 전력 소비를 크게 감소시킬 수 있었다. 결과적으로 출력단에 나타난 전압은 Vdd와 3개의 다이오드 순방향 전압과의 차와 거의 같다. 따라서 출력단에는 하이레벨 상태가 된다.
한편, 입력 단자에 인가되는 입력 펄스가 로우레벨 상태로부터 하이레벨 상태로 변하는 동안에는 입력에 인가되는 스위칭 전체 전류는 상기 캐패시터를 통하여 출력단으로 흐른다.
동시에 역 바이어스된 D2로 캐패시터로 동작하게 됨으로 공급전원 Vdd로부터 출력단으로 전류를 공급해준다.
여기에서 종래의 인버터의 스윗칭 속도와 비교해 보면 종래에는 본 발명의 쇼트키 다이오드 D1 및 D2가 제공되어 있지 않았기 때문에 입력단과 출력단 사이의 스위치 동작 속도가 MESFET G3에서의 속도지연으로 인하여 매우 느렸지만 본 발명에서는 쇼트키 다이오드 D1 및 D2의 설치로 인하여 MESFET G3을 경유하지 않고 소트키 다이오드 들을 통하여 직접 입력단과 출력단 사이로 스위칭 동작이 이루어지므로 스위칭 속도가 매우 빠르다. 그리고 입력 단자에 인가되는 전압이 차츰 상승함에 따라 MESFET G1의 게이트와 소오스간의 전압이 증가하기 때문에 MESFET G1의 드레인의 전압은 로우레벨 상태가 되어 이 전압이 곧 바로 캐패시터를 통하여 출력단으로 전달되기 때문에 출력단에서의 출력전압은 로우레벨 상태가 된다. 따라서의 회로는 인버터 동작을 수행하게 된다. 또한 입력 단자에 인가되는 전압이 하이 레벨 상태로부터 로우레벨 상태로 변할 때도 상기 서술된 바와 같이 로우레벨 상태로부터 하이 레벨 상태로 변할 때와 마찬가지로 인버터 동작을 수행한다. 본 발명의 목적 및 이점들을 명확하기 위하여 컴퓨터로 시뮬레이션 한 것을 도시한 제2도 및 제3도를 첨부하였다. 제2도는 종래의 인버터와 비교하여 본 발명에 따른 제1도의 회로에 대한 주파수 응답을 도시한 도이다.
제3도는 종래의 FFS 인버터와 비교하여 본 발명의 인버터 팬-아웃트 특성을 도시한 도이다. 따라서 상기 서술된 바와 같이 본 발명은 고속 저 전력 소비용 인버터를 제공할 수가 있었으며, GaAs 논리 회로로서 고속 및 저 전력 소비조건을 동시에 만족시켜줄 수 있는 초대형 슈퍼 컴퓨터, 고속 측정장치, 고속 논리회로 및 고속 기억 소자에 응용될 수 있다.

Claims (1)

  1. 논리 동작을 수행하며 서로 직렬로 MESFET G1과 G2가 연결되어 있는 로직단인 회로부 A와, 전체 전압 레벨을 쉬프트하며 서로 직렬로 연결되어 있는 MESFET G3와 다이오드 G3 및 한측이 다이오드 D3와 직렬로 연결되어 있는 타측이 공급 전원 Vdd와 직렬로 연결되어 있는 G4와 함께 구성되어 있는 전압 레벨 쉬프트/구동단인 회로부 B와 회로부 A에서 MESFET G1의 드레인과 G2의 소오스간의 절점과 다이오드 D3의 한측과 MESFET G1의 드레인 간의 절점 사이에 있는 쇼트키 다이오드 D1과, 공급 전원 Vdd와 MESFET G4의 드레인 사이에 있는 쇼트키 다이오드로 구성되어 있는 인버터.
KR1019870006651A 1987-06-26 1987-06-26 GaAs고속 저전력 인버터 KR900000465B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870006651A KR900000465B1 (ko) 1987-06-26 1987-06-26 GaAs고속 저전력 인버터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870006651A KR900000465B1 (ko) 1987-06-26 1987-06-26 GaAs고속 저전력 인버터

Publications (2)

Publication Number Publication Date
KR890001291A KR890001291A (ko) 1989-03-20
KR900000465B1 true KR900000465B1 (ko) 1990-01-30

Family

ID=19262386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870006651A KR900000465B1 (ko) 1987-06-26 1987-06-26 GaAs고속 저전력 인버터

Country Status (1)

Country Link
KR (1) KR900000465B1 (ko)

Also Published As

Publication number Publication date
KR890001291A (ko) 1989-03-20

Similar Documents

Publication Publication Date Title
US4958089A (en) High output drive FET buffer for providing high initial current to a subsequent stage
US4071783A (en) Enhancement/depletion mode field effect transistor driver
US6933744B2 (en) Low-leakage integrated circuits and dynamic logic circuits
US5670898A (en) Low-power, compact digital logic topology that facilitates large fan-in and high-speed circuit performance
JP2796833B2 (ja) 出力段の電流を防止するフィードバックを有する高速論理回路
JPH035692B2 (ko)
US4406957A (en) Input buffer circuit
US4937474A (en) Low power, high noise margin logic gates employing enhancement mode switching FETs
US4883985A (en) Mesfet latch circuit
US4489246A (en) Field effect transistor logic circuit having high operating speed and low power consumption
US4931670A (en) TTL and CMOS logic compatible GAAS logic family
US4755695A (en) Logic gate having low power consumption
JPH0252460B2 (ko)
KR900000465B1 (ko) GaAs고속 저전력 인버터
US4712022A (en) Multiple input OR-AND circuit for FET logic
US4825100A (en) High speed R-S latch
GB2313725A (en) A loading arrangement for a logic gate
JP2545712B2 (ja) ガリウム砒素半導体集積回路
US5343091A (en) Semiconductor logic integrated circuit having improved noise margin over DCFL circuits
KR910002129A (ko) 초전도성 부하 반도체 논리 디바이스
JPH02182029A (ja) 半導体装置
WO1995022204A1 (en) High-speed solid state buffer circuit and method for producing the same
JP2751419B2 (ja) 半導体集積回路
CA1244529A (en) Depletion mode fet logic system
KR900002789B1 (ko) 시모스를 이용한 고 전류 드라이버

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee