KR890013874A - 쿼드라 페이즈(Quadra-phase)에 의한 주파수 및 위상 변조신호의 복조 시스템 - Google Patents

Abstract

내용 없음.

Description

쿼드라 페이즈(Quadra-phase)에 의한 주파수 및 위상 변조신호의 복조 시스템

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 본 발명에 따른 주파수 및 위상 변조 신호의 디지탈 복조 시스템도,

제4도는 상기 제3도중 매위상을 디지탈신호로 변환하는 위상-디지탈변환부(200)에 대한 일실시예의 구체회로도,

제5도는 상기 제3도중 매위상 주기의 양자화 정보를 발생하는 인터페이싱부(300)에 대한 일실시예의 구체회로도.

Claims (24)

1. 주파수 또는 위상 변조신호의 반송파와 국부발진 주파수를 믹싱하여 서로 90°의 위상차를 갖는 쿼드라 페이즈 중간 주파수인 제1 및 제2아날로그 신호를 발생하고, 상기 제1 및 제2아날로그 신호를 이용하여 변조신호를 디지탈 복조하는 시스템에 있어서, 상기 제1 및 제2아날로그 신호의 소정 위상주기 변화를 검출하여 양자화 스텝의 주기설정 신호인 위상-디지탈 신호를 출력하는 위상-디지탈 변환부(200)와, 상기 위상-디지탈 신호의 위상관계에 따라 해당 양자화 스텝에 대한 위상정보를 발생하는 인터페이싱부(300)와, 상기 인터페이싱부(300)의 양자화 위상정보를 저장하며, 소정 주기의 샘플링신호에 의해 해당 샘플링주기 동안 저장하고 있는 양자화 위상정보를 누적하여 디지탈적으로 복조하는 주파수 또는 위상변조 신호의 디지탈 복조시스템.
2. 제1항에 있어서, 위상-디지탈 변환부(200)가 상기 제1 및 제2아날로그 신호의 진폭레벨과 소정 기준신호를 비교하여 적어도 두개이상의 위상디지탈 신호를 발생하도록 구성함을 특징으로 하는 장치.
3. 제2항에 있어서, 소정기준 신호가 접지신호임을 특징으로 하는 장치.
4. 제2항에 있어서, 매위상-디지탈 신호를 발생하는 위상-디지탈 변환부(200)가 상기 제1아날로그 신호를 상기 기준신호와 비교하여 상기 제1아날로그 신호의 제로크로싱을 검출하는 제1위상-디지탈 변환신호를 발생하는 제1비교수단과, 상기 제2아날로그 신호를 상기 기준신호와 비교하여 상기 제2아날로그 신호의 제로크로싱을 검출하는 제2위상-디지탈 변환신호를 발생하는 제2비교수단으로 구성함을 특징으로 하는 장치.
5. 제2항에 있어서,위상-디지탈 변환신호를 발생하는 위상디지탈 변환부(200)가 상기 제1아날로그 신호를 상기 기준신호와 비교하여 상기 제1아날로그 신호의 제로크로싱 시점을 검출하는 제1위상-디지탈 신호를 발생하는 제1비교수단과, 상기 제1아날로그 신호와 반전 제2아날로그 신호의 진폭을 비교하여 제2위상-디지탈 변환신호를 발생하는 제2비교수단과, 상기 제2아날로그 신호를 상기 기준신호와 비교하여 상기 제2아날로그 신호의 제로크로싱 시점을 검출하는 제3위상-디지탈 신호를 발생하는 제3비교수단과, 상기 제1 및 제2아날로그 신호의 진폭을 비교하여 제4위상-디지탈 변환신호를 발생하는 제4비교수단으로 구성함을 특징으로 하는 장치.
6. 제2항에 있어서, 인터페이싱부(300)가 상기 위상-디지탈 신호에 의해 매 위상변화 시점이 양자화 스텝임을 나타내는 제1인터럽트 신호를 발생하는 제1수단과, 상기 제1수단에서 발생하는 현재의 양자화 스텝과 전상태의 양자화 스텝의 위상관계를 검사하여 양자화 스텝의 증 또는 감방향을 결정하는 제1제어신호(POL)를 발생하는 제2수단과, 상기 제2수단의 전상태 및 현상태 위상관계 진행방향을 검사하여 양자화 스텝의 정상 유무를 나타내는 제2제어신호(NR)를 발생하는 제3수단과, 상기 제2수단에서 발생하는 제2제어신호(POL)가 반전할시 양자화 스텝의 1주기를 전상태의 양자화 스텝으로 유지하기 위한 제3제어신호(INV)를 발생하는 제4수단으로 구성함을 특징으로 하는 장치.
7. 제6항에 있어서, 제1인터럽트 신호를 발생하는 제1수단이 상기 위상-디지탈 신호를 입력하며 상기 위상-디지탈 신호를 소정 지연시킨 신호와 논리 조합하여 매 양자화 스텝인 위상변화 시점마다 소정 지연주기의 제1인터럽트신호(INT1)를 발생하도록 구성함을 특징으로 하는 장치.
8. 제7항에 있어서, 제1제어신호를 발생하는 제2수단이 상기 제1수단의 입력인 각각의 현 위상-디지탈 신호들과 상기 현 위상-디지탈 신호들을 상기 제1인터럽트 신호에 동기시켜 각각의 전상태의 위상-디지탈 신호들을 구한후 상기 각 두신호들에서 현재의 자기위상과 전상태의 자기위상을 각각 제1익스클루시브 오아 연산하고, 현재의 자기위상과 전상태의 다음 위상을 제2익스클루시브 오아 연산한후 상기 제1 및 제2익스클루시브 오아 연산출력중 현재의 자기위상에 관계하는 두신호를 논리조합하여 각각 자기위상의 양자화 스텝에서 제1제어신호(POL)를 발생하도록 구성함을 특징으로 하는 장치.
9. 제8항에 있어서, 제2제어신호를 발생하는 제3수단이 상기 제2수단의 제1익스클루시브 오아 연산신호중 소정의 두신호씩 묶어 익스클루시브 오아 연산하고, 상기 두신호 이외의 신호들을 부논리합하여 각각의 상기 제1익스클루시브 오아 연산신호의 정상 또는 비정상 스텝상태를 나타내는 제2제어신호(NR)를 출력하도록 구성함을 특징으로 하는 장치.
10. 제9항에 있어서, 제3제어신호를 발생하는 제4수단이 상기 제2수단의 현재 제1제어신호(POL)를 입력하여 상기 제1수단의 제1인터럽트신호(INT1)에 동기시켜 전상태의 제1제어신호(POL)를 구한후 상기 두신호의 상태를 익스클루시브 오아 연산하여 극성 반전시 양자화 스텝 1주기를 유지하는 제3제어신호(INV)를 발생하도록 구성함을 특징으로 하는 장치.
11. 제6항에 있어서, 신호처리부(400)가, 상기 인터페이싱부(300)에서 양자화 스텝 정보발생 시점에서부터 현재의 해당 양자화 스텝의 주기를 카운트하는 카운터수단과, 상기 인터페이싱부(300)의 양자화 스텝 정보 발생시점에서 상기 카운터 수단에서 출력하는 전상태 양자화 주기 카운트 값을 출력하는 래치수단과, 상기 인터페이싱부(300)의 양자화 스텝 정보 발생시점에서 상기 인터페이싱부(300)의 양자화 스텝 정보 및 상기 래치수단의 양자화 스텝 주기 값을 받아 버퍼에 저장하고 상기 샘플링 주기마다 발생하는 제2인터럽트 신호(INT2) 발생시에 의해 전 샘플링 주기 동안 저장된 동안 상기 버퍼의 정보를 누적하며 변조신호를 디지탈 복조하는 프로세싱 수단으로 구성함을 특징으로 하는 장치.
12. 서로 90°의 위상차를 갖는 쿼드라 페이즈 중간주파수인 제1 및 제2아날로그 신호를 이용하여 주파수 또는 위상 변조신호를 디지탈 복조하는 시스템에 있어서, 상기 제1 및 제2아날로그 신호의 소정의 위상주기를 양자화 스텝의 주기로 하기 위하여 디지탈 데이터로 변환하는 제1스텝과, 상기 디지탈 데이타로부터 상기 제1 및 제2아날로그 신호의 해당 양자화 주기의 발생시점 스텝의 극성, 정상상태 유무 및 극성반전등의 위상 변화정보를 검출하는 제2스탭과, 상기 양자화 위상정보를 저장하며 소정 샘플링 주기마다 저장하고 있는 샘플링 주기의 양자화 위상정보를 누적하며 디지탈 복조하는 제3스텝으로 이루어짐을 특징으로 하는 방법.
13. 제12항에 있어서, 제1스텝이 제1 및 제2아날로그 신호의 상관 위상에 따른 모듈로(n=1,2,3,4…)주기를 디지탈 신호로 변환함을 특징으로 하는 방법.
14. 제13항에 있어서, 제2스텝이 상기 위상-디지탈 신호로부터 매 양자화 주기에 대한 변환시점을 검출하여 양자화 스텝 발생 시점인 제1인터럽트 신호(INT1)를 발생하는 제1스텝과, 상기 위상-디지탈 신호로부터 제1 및 제2아날로그 신호의 상관 위상에 따른 해당 양자화 스텝의 증감 극성인 제1제어신호(POL)를 발생하는 제2스텝과, 상기 상관 위상 진행의 정상 또는 비정상 스텝의 진행상태를 나타내는 제2제어신호(NR)를 발생하는 제3스텝과, 상기 양자화 스텝의 현재 극성과 전상태 극성을 비교하여 극성반전시에만 전상태의 양자화 1스텝을 유지시키는 신호인 제3제어신호(INV)를 발생하는 제4스텝으로 이루어짐을 특징으로 하는 방법.
15. 제14항에 있어서, 제3스텝이 소정 주기의 샘플링 신호마다 제1버퍼 및 제2버퍼의 기능을 변환하며 상기 샘플링 신호에 의해 상기 제1버퍼에 현 양자화 스텝의 위상정보를 저장하는 동시에 전샘플링 주기동안 상기 제2버퍼에 저장한 위상 정보들에 따른 등간격 양자화 스텝을 누적하며 디지탈 복조하도록 이루어짐을 특징으로 하는 방법.
16. 제15항에 있어서, 상기 제1버퍼에 양자화 스텝의 위상정보를 저장하는 스텝이, 해당 양자화 스텝의 위상정보를 일시저장하는 제1스텝과, 상기 위상 변화정보가 정상상태인가 검사하며 아닐시 이를 무시하고 리턴하는 제2스텝과, 상기 제2단계에서 정상 상태일시 위상 변화정보를 상기 제1버퍼에 저장한후 다음 변화상태에 대비하는 제3단계로 이루어짐을 특징으로 하는 방법.
17. 제15항에 있어서, 전상태 샘플링 주기에 상기 제2버퍼에 저장한 위상 변화 정보에 의해 변조신호를 디지탈 복조하는 스텝이, 샘플링 주기 신호 발생시 제1버퍼와 제2버퍼의 기능을 변환하며 초기화하는 제1스텝과, 상기 전상태의 샘플링 주기의 누적값에 샘플링 순간의 스텝값을 더하여 인터플레이션 복조하는 제2스텝과, 상기 제2스텝의 인터폴레이션 복조신호의 직류레벨을 보정하는 제3단계와, 상기 제2버퍼에 저장하고 있는 정보에 의한 등간격 양자화 스텝값을 누적하는 제4스텝과, 해당 샘플링 주기의 양자화 값 누적완료시 다음 단계를 위해 현재의 복조 직류레벨을 계산한후 1샘플 주기의 복조를 종료하는 제5스텝으로 이루어짐을 특징으로 하는 방법.
18. 제17항에 있어서, 제1버퍼 및 제2버퍼를 초기화하는 제1스텝이 인터럽트신호를 디스에이블시키고 제1버퍼와 제2버퍼의 기능을 변환하는 제1스텝과, 상기 변환 제2버퍼의 마지막 어드레스를 지정하는 제2스텝과, 상기 변환 제1버퍼의 사용 어드레스를 초기 위치를 지정하는 제3스텝과, 상기 변환전 제2버퍼 마지막 어드레스 내용을 제1버퍼의 최초 위치의 전어드레스로 저장하는 제4스텝과, 상기 제2버퍼의 사용 어드레스를 초기 위치의 전 어드레스를 지적하고 인터럽트 신호를 인에이블 시키는 제5스텝으로 이루어짐을 특징으로 하는 방법.
19. 제18항에 있어서, 인터플레이션 복조하는 제2스텝이 현재의 샘플 주기값에서 전상태의 양자 누적값을 감하여 차(t1)를 구하는 제1스텝과, 전상태의 마지막 양자화 데이타값과 현 샘플주기의 최초 양자화 데이타값의 차(t2)를 구하는 제2스텝과, 두차를 계산()한후 양자화 스텝의 일정 상수를 곱하여 인터플레이션 값을 구하는 제3스텝과, 상기 인터플레이션 값과 제2 및 제3제어신호 관계를 검사하는 제4스텝과, 현재 누적하고 있는 값에 상기 4스텝의 값을 누적하여 해당 샘플링 주기의 변조신호를 인터플레이션 복조하는 제5스텝으로 이루어짐을 특징으로 하는 방법.
20. 제19항에 있어서, 양자화 스텝을 누적하는 제4단계가 현 어드레스의 위상 변화 정보를 누적한후 클리어하고 다음 어드레스를 지정하는 제1스텝과, 상기 다음 어드레스 위상 변화 정보에 의해 위상 진행 방향 변화가 있을시 해당 주기의 양자화 스텝을 증 또는 감하지 않는 제2스텝과, 상기 제2스텝에서 위상 진행방향 변화가 없을시 위상 진행방향 신호에 따라 현 샘플링 주기의 누적값에 현 양자화 스텝을 증 또는 감하고 리턴하는 제3스텝으로 이루어짐을 특징으로 하는 방법.
21. 소정 양자화 주기에 대한 해당 양자화 스텝의 극성 정상유무 상태 및 극성 반전유무 상태의 양자화 정보를 발생하며 상기 양자화 정보에 의해 상기 변조신호를 디지탈 복조하는 방법에 있어서, 소정주기의 샘플링 신호에 의해 상기 양자화 정보를 저장하는 제1버퍼와 디지탈 복조를 위해 전 샘플링 주기의 양자화 정보를 저장하고 있는 제2버퍼의 기능을 변환하는 단계와, 전 샘플링 주기에 누적한 기본 복조신호를 현 샘플링 순간의 값으로 인터폴레이션 복조하는 단계와, 상기 인터폴레이션 복조후 출력의 평균 직류레벨 값을 보상하여 출력하는 단계와, 상기 인터폴레이션 복조신호에 상기 제2버퍼에 저장한 양자화 스텝을 누적하는 단계와, 상기 누적한 기본 복조신호의 평균 직류레벨 값을 구하는 단계로 이루어짐을 특징으로 하는 방법.
22. 제21항에 있어서, 상기 제1버퍼 및 제2버퍼의 초기화하는 단계가 샘플링 신호에 의해 상기 제1버퍼 및 제2버퍼의 역할을 교환하는 단계와, 상기 인덱스교환후 상기 제1버퍼의 최초 어드레스에 상기 제2버퍼의 마지막 인덱스를 지정하는 단계와, 상기 제2버퍼의 마지막 인덱스의 정보를 상기 제1버퍼의 최초 어드레스에 저장하는 단계와, 상기 제2버퍼의 현상용 인덱스를 최초 어드레스에 지정하고 최화를 종료하는 단계로 이루어짐을 특징으로 하는 회로.
23. 제22항에 있어서, 상기 제1버퍼에 현재 입력하는 양자화 정보를 저장하는 단계가 양자화 정보를 일시 버퍼에 저장하는 단계와, 상기 양자화 정보가 정상적으로 변화했는가 검사하여 비정상 변화일시 이를 무시하고 리턴하는 단계와, 상기 양자화 정보가 정상변화일시 해당정보를 제1버퍼에 저장하고 상기 제1버퍼의 현 사용 인덱스를 증가시킨후 리턴하는 단계로 이루어짐을 특징으로 하는 방법.
24. 제23항에 있어서, 인터폴레이션 복조하는 단계가 현재의 샘플 주기값에서 전 샘플주기의 최종 양자화 스텝의 누적값을 감하여 그 차(t1)를 구하는 단계와, 전샘플링 주기의 마지막 양자화 스텝과 현 샘플링 주기의 최초 양자화 스텝값의 차(t2)를 구하는 단계와, 상기 두차를 계산()한후 양자화 스텝의 일정상수를 곱하여 인터폴레이션 값을 구하는 단계와, 상기 인터폴레이션 값이 극성 반전인가 검사하여 극성 반전일시 전상태의 양자화 스텝으로 유지하는 단계와, 상기 단계에서 극성 반전이 아닐시에는 극성을 검사하며 반전 극성일시에만 전 양자화 스텝에서 상기 인터폴레이션 값을 감하여 복조하는 단계로 이루어짐을 특징으로 하는 방법.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.