KR890007401Y1 - Switching circuit of vertical synchronous signal - Google Patents

Switching circuit of vertical synchronous signal Download PDF

Info

Publication number
KR890007401Y1
KR890007401Y1 KR2019860021331U KR860021331U KR890007401Y1 KR 890007401 Y1 KR890007401 Y1 KR 890007401Y1 KR 2019860021331 U KR2019860021331 U KR 2019860021331U KR 860021331 U KR860021331 U KR 860021331U KR 890007401 Y1 KR890007401 Y1 KR 890007401Y1
Authority
KR
South Korea
Prior art keywords
transistor
pulse signal
base
resistor
signal
Prior art date
Application number
KR2019860021331U
Other languages
Korean (ko)
Other versions
KR880013922U (en
Inventor
문익호
Original Assignee
주식회사 금성사
구자학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 구자학 filed Critical 주식회사 금성사
Priority to KR2019860021331U priority Critical patent/KR890007401Y1/en
Publication of KR880013922U publication Critical patent/KR880013922U/en
Application granted granted Critical
Publication of KR890007401Y1 publication Critical patent/KR890007401Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

내용 없음.No content.

Description

수직동기신호 스위칭 회로Vertical Synchronous Signal Switching Circuit

제1도는 종래의 스위칭 회로도.1 is a conventional switching circuit diagram.

제2도는 본 고안의 스위칭 회로도.2 is a switching circuit diagram of the present invention.

제3도는 수직 동시 신호가 정펄스신호일 경우 제2도 각부의 파형도.3 is a waveform diagram of each part of FIG. 2 when the vertical simultaneous signal is a positive pulse signal.

제4도는 수직 동기 신호가 부펄스 신호일 경우의 제2도의 각부의 파형도.4 is a waveform diagram of each part of FIG. 2 when the vertical synchronization signal is a negative pulse signal.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

TR1-TR4: 트랜지스터 BF : 버퍼TR 1 -TR 4 : Transistor BF: Buffer

ExOR1: 익스클루시브 오아게이트 R1-R11: 저항ExOR 1 : Exclusive Oagate R 1- R 11 : Resistance

C1-C3: 콘덴서 ZD1: 정전압 다이오드C 1 -C 3 : Capacitor ZD 1 : Constant Voltage Diode

본 고안은 입력되는 수직동기신호가 정펄스 신호나 부펄스신호에 관계없이 출력측으로는 부펄스 신호가 출력되게 자동으로 스위칭하는 수직동기 신호 스위칭 회로에 관한 것이다.The present invention relates to a vertical synchronous signal switching circuit for automatically switching the input vertical synchronous signal to output the negative pulse signal regardless of the positive pulse signal or the negative pulse signal.

종래에는 제1도에 도시한 바와 같이 수직동기신호 입력단자(V3)로 입력되는 수직동기신호가 펄스신호일 경우에는 절환스위치(SW1)의 가동단자를 일측 고정단자(a1)에 단락시켜 수직동기신호를 인버터(I1)를 통해 정펄스신호로 반전시키고 인버터(I2)를 통해 부펄스신호로 다시 반전시켜 절환스위치(SW1)를 통해 동기 신호 처리회로에 입력시키켜, 입력되는 수직동기 신호가 정펄스는 신호일 경우에는 절환스위치(SW1)의 가동단자를 타측 고정단자(b1) 에 단락시켜 부펄스 인버터(I1)를 통해 정펄스 신로로 반전시킨 후 절환스위치(SW1)를 통해 동기 신호 처리 회로에 입력시키게 구성하였다.Conventionally, as shown in FIG. 1, when the vertical synchronous signal inputted to the vertical synchronous signal input terminal V 3 is a pulse signal, the movable terminal of the switching switch SW 1 is shorted to one fixed terminal a 1 . The vertical synchronous signal is inverted into a positive pulse signal through the inverter I 1 , and is inverted back into a negative pulse signal through the inverter I 2 , and inputted to the synchronous signal processing circuit through the switching switch SW 1 . When the vertical synchronous signal is a positive pulse signal, the movable terminal of the switching switch SW 1 is shorted to the other fixed terminal b 1 to invert the positive pulse path through the sub-pulse inverter I 1 , and then the switching switch SW 1 ) is input to the synchronization signal processing circuit.

그러나 이와 같은 종래의 스위칭회로는 입력되는 수직동기신호가 정펄스신호인지 또는 부펄스신호인지 일일이 확인한 후 절환스위치(SW1)를 저환시켜야 되므로 사용자에게 많은 번거로움을 주는 결함이 있었다.However, such a conventional switching circuit has a defect that causes a lot of trouble for the user since the switching switch SW 1 needs to be reduced after confirming whether the input vertical synchronization signal is a positive pulse signal or a negative pulse signal.

본 고안은 이와 같은 종래의 결함을 감안하여 입력되는 수직동기신호가 정펄스신호나 부펄스신호호에 관계없이 동기 신호 처리회로에는 수직동기 신호가 부펄스신호로 입력되게하는 스위칭 회로를 안출한 것으로, 이를 첨부된 제2도 내지 제4도의 도면에 의하여 상세히 설명하면 다음과 같다The present invention has been made in view of the above-mentioned defects, and a switching circuit is provided in which the vertical synchronization signal is input as a negative pulse signal to the synchronization signal processing circuit regardless of the positive pulse signal or the negative pulse signal. This will be described in detail with reference to the accompanying drawings of FIGS. 2 to 4 as follows.

제2도는 본 고안의 스위칭 회로도로서 이에 도시한 바와 같이 수직동기신호 입력단자(VS)를 버퍼(BF)를 통해 저항(R1) 및 익스클루시브 오아게이트(ExOR1)의 일측 입력단자에 접속함과 아울러 그 접속점을 저항(R2)를 통해 트랜지스터(TR1)의 베이스에 접속하여 트랜지스터(TR1)의 콜렉터를 저항(TR3)에 접속함과 아울러 그 접속점을 저항(R4) 및 접지콘덴서(C1), 정전압 다이오드(ZD1)를 통해 저항(R5) 및 트랜지스터(TR2)의 베이스에 접속하고 트랜지스터(TR2)의 콜렉터는 저항(R6) 및 상기 익스클루시브 오아게이트(ExOR1)의 타측 입력단자에 접속하여 익스클루시브 오아게이트(ExOR1)의 출력 단자를 저항(R7) 접속함과 아울러 저항(R8)를 통해 트랜지스터(TR3)의 베이스에 접속하며, 트랜지스터(TR3)의 콜렉터는 저항(R9) 및 동기 신호 처리회로에 접속하는 한편, 상기 버퍼(BF)의 출력단자를 콘덴서(C2)를 통해 다이오드(D1)의 캐소드에 접속하여 그 접속점을 다이오드(D2)를 통해 콘덴서(C3) 및 트랜지스터(TR4)의 베이스에 접속하고, 트랜지스터(TR4)의 콜렉터는 저항(R10)에 접속함과 아울러 저항(R11)을 통해 상기 트랜지스터(TR3)의 베이스에 접속하여 구성한 것으로, 도면중 설명중 미설명 부호 Vcc1, Vcc2는 전원은 단자이다.2 is a switching circuit diagram of the present invention, and as shown therein, the vertical synchronous signal input terminal V S is connected to one side of the input terminal of the resistor R 1 and the exclusive ora gate ExOR 1 through the buffer BF. In addition, the connection point is connected to the base of the transistor TR 1 through the resistor R 2 to connect the collector of the transistor TR 1 to the resistor TR 3 , and the connection point is connected to the resistor R 4 . and a ground capacitor (C 1), zener diode (ZD 1) a resistor (R 5) and a transistor (TR 2) in connected to the base and the collector resistor (R 6), and the extreme of the transistor (TR 2) inclusive from Iowa gate connected to the other input terminal of the (ExOR 1) exclusive Iowa gate (ExOR 1) the output resistance (R 7) junction box as well as to the base of the transistor (TR 3) via a resistor (R 8) of connection, and the transistor (TR 3) to the collector resistor (R 9) and a synchronizing signal processing circuit of Belonging On the other hand, by connecting the output terminal of the buffer (BF) to the cathode of the diode (D 1) via a capacitor (C 2) capacitors through a diode (D 2) to the connection point (C 3) and a transistor (TR 4) Is connected to the base of the transistor TR 4 , and the collector of the transistor TR 4 is connected to the resistor R 10 , and is connected to the base of the transistor TR 3 through the resistor R 11 . Explanation code Vcc 1 and Vcc 2 are terminals.

이와 같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.Referring to the effect of the present invention configured in this way in detail as follows.

전원단자(Vcc1)(Vcc2)에 전원이 인가되고, 수직동기 신호 입력단자(VS)로 수직동기 신호가 입력되지 않으면, 버퍼(BF)에서 출력되는 신호가 없이 다이오드(D2)(D3) 및 콘덴서(C2)(C3)에 의해 배전압 정류되는 전압이 없으므로 트랜지스터(TR4)의 베이스에 저전압이 인가되어 그가 오프되고, 이에 따라 전원단자(Vcc1)의 전원이 저항(R10, R11)을 통해 트랜지스터(TR3)의 베이스에 인가되어 그가 온되므로 전원단자(Vcc2)의 전원이 저항(R9)을 통해 트랜지스터(TR3)로 흐르게 되고, 동기 신호 철리회로에는 저전압이 인가돤다.A power supply terminal (Vcc 1) is applied to the power (Vcc 2), a vertical synchronizing signal input terminal, if (V S) and the vertical sync signal is input to a buffer (BF) diode (D 2), without the signal output from the ( Since there is no voltage rectified by the voltage D 3 ) and the capacitor C 2 (C 3 ), a low voltage is applied to the base of the transistor TR 4 so that it is turned off, whereby the power supply of the power supply terminal Vcc 1 is resisted. It is applied to the base of the transistor TR 3 through (R 10 , R 11 ) and is turned on so that the power of the power supply terminal Vcc 2 flows to the transistor TR 3 through the resistor R 9 , and the synchronization signal is removed. Low voltage is applied to the circuit.

이와 같은 상태에서, 수직동기신호 입력단자(VS)로 제3(a)도에 도시한 바와 같이 수직동기신호가 입력 즉, 정펄스신호가 입력되면, 그 입력된 정펄스신호는 버퍼(BF)를 다이오드(D1)(D2) 및 콘덴서(C2, C3)에 의해 배전압 정류되어 트랜지스터(TR4)의 베이스에 인가되므로 트랜지스터(TR4)는 온되어 전원단자(Vcc1)의 전원이 저항(R10) 및 트랜지스터(TR4)를 통해 접지로 흐르게 되고, 또한 버퍼(BF)를 통한 정펄스신호가 저항(R2)을 통해 트랜지스터(TR1)의 베이스에 인가되어 그가 온, 오프를 반복하게 되므로 트랜지스터(TR1)의 콜렉터에는 제3(b)도)에 도시한 바와같이 부펄스신호가 출력되어 저항(R4)을 통해 콘덴서(C1)에 충전된다.In such a state, when the vertical synchronizing signal input that is, the positive pulse signal is input, as first shown in Figure 3 (a) to the vertical synchronizing signal input terminal (V S), that the input information pulse signal is a buffer (BF ), a diode (D 1) (D 2) and capacitors (C 2, the voltage doubler rectified by a C 3) so applied to the base of the transistor (TR 4) transistor (TR 4) is turned on the power supply terminal (Vcc 1) Power is supplied to the ground through the resistor R 10 and the transistor TR 4 , and a constant pulse signal through the buffer BF is applied to the base of the transistor TR 1 through the resistor R 2 . Since the on and off are repeated, the negative pulse signal is output to the collector of the transistor TR 1 as shown in FIG. 3 (b)) and charged to the capacitor C 1 through the resistor R 4 .

이때, 트랜지스터(TR1)의 콜렉터로 출력된 부펄스신호의 고전위 기간은 길고, 저전위 기간은 짧으므로 콘덴서(C1)의 충전위전위는 제3도(c)에 도시한 바와 같이 되고, 여기서 정전압다이오드(ZD1)의 제너전압(VZD)을 콘덴서(C1)의 충전전위 보다 낮게 설정하면, 정전압 다이오드(ZD1)가 온되어 트랜지스터(TR2)의 베이스에 고전위가 인가되므로 트랜지스터(TR2)는 온되어 익스클루시브 오아게이트(ExOR1)의 타측 입력단자에 저전위가 인가되고, 익스클루시브 오아게이트(ExOR1)가 일측 입력단자에는 상기의 버퍼(BF)를 통한 정펄스신호가 인가되어 있으므로 익스클루시브 오아게이트(ExOR1)의 출력단자에는 제3(d)도에 도시한 바와 같이 정펄스신호가 출력되어 저항(R8)을 통해 트랜지스터(TR3)의 베이스에 인가되고 이에 따라 트랜지스터(TR3)는 온, 오프를 반복하면서 그의 콜렉터로 제3도(e)에 도시한 바와 같이 부펄스신호가 출력되어 동기 신호 처리회로에 입력된다.At this time, since the high potential period of the negative pulse signal output to the collector of the transistor TR 1 is long and the low potential period is short, the charging potential of the capacitor C 1 is as shown in FIG. wherein the high potential is applied to the Zener voltage (V ZD) of the zener diode (ZD 1) to the base of the condenser is set lower than the charging potential of the (C 1), is the zener diode (ZD 1) on the transistor (TR 2) since the transistor (TR 2) is on the exclusive Iowa gate to the other input terminal of the (ExOR 1) is applied to the low potential, exclusive Iowa gate (ExOR 1) a buffer (BF) of the above, one input terminal Since a constant pulse signal is applied, a constant pulse signal is output to the output terminal of the exclusive oar gate ExOR 1 as shown in FIG. 3 (d), and the transistor TR 3 is provided through the resistor R 8 . It is applied to the base of a transistor thus (TR 3) is turned oN, O As repeating unit to its collector as first shown in FIG. 3 (e) it is a pulse signal output is inputted to the synchronizing signal processing circuit.

그리고, 수직동기 입력단자(V3)로 제4(a)도에 도시한 바와 같이 수직동기 신호가 입력 즉, 부펄스신호가 입력되면, 그 입력된 정펄스신호는 버퍼(BF)를 통하고 다이오드(D1, D2) 및 콘덴서(C2, C3)에 의해 배전압 정류되어 트랜지스터(TR4)의 베이스에 인가되므로 트랜지스터(TR4)는 온되어 전원단자(Vcc1)의 전원이 저항(R10) 및 트랜지스터(TR4)를 통해 접지로 흐르게 되고, 또한 버퍼(BF)를 통한 부펄스신호가 저항(R2)을 통해 트랜지스터(TR1)의 베이스에 인가되어 그가 온, 오프를 반복하게 되므로 트랜지스터(TR1)의 콜렉터에는 제4(b)도에 도시한 바와 같이 정펄스신호가 출력되어 저항(R4)을 통해 콘덴서(C1)에 충전된다.When the vertical synchronous signal is input, that is, the negative pulse signal is input to the vertical synchronous input terminal V 3 as shown in FIG. 4 (a), the input positive pulse signal is passed through the buffer BF. the power supply of the diodes (D 1, D 2) and capacitors are voltage doubler rectified by a (C 2, C 3) so applied to the base of the transistor (TR 4) transistor (TR 4) is turned on the power supply terminal (Vcc 1) Through the resistor R 10 and the transistor TR 4 , it flows to the ground, and a negative pulse signal through the buffer BF is applied to the base of the transistor TR 1 through the resistor R 2 so that it is turned on and off. Since is repeated, the positive pulse signal is output to the collector of the transistor TR 1 and charged to the capacitor C 1 through the resistor R 4 as shown in FIG.

이때, 트랜지스터(TR1)의 콜렉터로 출력된 정펄스신호의 저전위 기간은 길고, 고전위 기간은 짧으므로 콘덴서(C1)의 충전전위는 제4(c)도에 도시한 바와 같이 되어 상기와는 반대로 정전압 다이오드(ZD1)가 오프되고, 트랜지스터(TR2)도 오프되어 익스클루시브 오아게이트(ExOR1)의 타측 입력단자에는 전원단자(Vcc)의 전원이 저항(R6)을 통해 인가되고, 익스클루시브 오아게이트(ExOR1)의 일측 입력단자에는 상기의 버퍼(BF)를 통한 부펄스신호가 인가되어 있으므로 익스클루시브 오아게이트(ExOR1)의 출력단자에는 제4(d)도에 도시한 바와 같이 정펄스신호가 출력되어 저항(R8)을 통해 트랜지스터(TR3)의 베이스에 인가되고, 이에 따라 트랜지스터(TR3)는 온, 오프를 발복하면서 그의 콜렉터로 제4(e)도에 도시한 바와 같이 부펄스신호가 출력되어 동기 신호처리 회로에 입력된다.At this time, since the low potential period of the positive pulse signal output to the collector of the transistor TR 1 is long and the high potential period is short, the charge potential of the capacitor C 1 is as shown in FIG. On the contrary, the constant voltage diode ZD 1 is turned off and the transistor TR 2 is turned off, so that the power supply of the power supply terminal Vcc is supplied to the other input terminal of the exclusive OA gate ExOR 1 through the resistor R 6 . is applied, exclusive Iowa gate one input terminal, the first 4 (d) the output terminal of the exclusive Iowa gate (ExOR 1) because it is applied to the unit pulse signal through a buffer (BF) of the above (ExOR 1) As shown in the figure, a constant pulse signal is output and applied to the base of the transistor TR 3 through the resistor R 8. As a result, the transistor TR 3 causes the fourth ( e) As shown in the figure, the sub-pulse signal is output to synchronize the synchronous signal. It is inputted to the processing circuit.

이상에서 설명한 바와 같이 본 고안은 입력되는 수직 동기신호가 정펄스신호나 부펄스신호에 관계없이 부펄스신호로 변환하여 추력시키므로 입력되는 수직동기신호가 정펄스신호인지 또는 부펄스신호를 일일이 확인할 필요가 없음은 물론 스위치를 절환시킬 필요각 없어 번거오움을 제거할 수 있는 효과가 있다.As described above, the present invention converts the input vertical synchronization signal into a negative pulse signal regardless of the positive pulse signal or the negative pulse signal and thrusts it. Of course, there is no need to switch the switch, there is no effect to eliminate the hassle.

Claims (1)

수직동기신호 입력단자(VS)를 버퍼(BF)를 통해 트랜지스터(TR1)의 베이스측에 접속하여 그의 콜렉터를 저항(R4)을 통해 콘덴서(C1)에 접속함과 아울러 그 접속점을 정전압 다이오드(ZD)을 통해 트랜지스터(TR2)의 베이스에 접속하고, 트랜지스터(TR2)의 콜렉터는 상기 버퍼(BF)의 출력단자와 함께 익스클루시브 오아게이트(ExOR1)를 통해 트랜지스터(TR3)의 베이스측에 접속하여 그의 콜렉터를 동기 신호 처리회로에 접속하는 한편, 상기 버퍼(BF)의 출력단자를 정류회로를 통해 트랜지스터(TR4)의 베이스에 접속하고, 트랜지스터(TR4)의 콜렉터는 상기 트랜지스터(TR3)의 베이스 측에 접속하여 구성함을 특징으로 하는 수직동기 신호 스위칭 회로.The vertical synchronization signal input terminal V S is connected to the base side of the transistor TR 1 through the buffer BF, and its collector is connected to the capacitor C 1 through the resistor R 4 , and the connection point thereof is connected. The base of the transistor TR 2 is connected to the base of the transistor TR 2 through the constant voltage diode ZD, and the collector of the transistor TR 2 is connected to the transistor TR through an exclusive orifice ExOR 1 together with the output terminal of the buffer BF. 3) connected to the base side connected to the base of the other hand, the buffer (BF) transistor (TR 4) via a rectifier circuit the output terminal of which connects to its collector, to the synchronization signal processing circuit, and the transistor (TR 4) And the collector is connected to the base side of the transistor (TR 3 ) and configured.
KR2019860021331U 1986-12-26 1986-12-26 Switching circuit of vertical synchronous signal KR890007401Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860021331U KR890007401Y1 (en) 1986-12-26 1986-12-26 Switching circuit of vertical synchronous signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860021331U KR890007401Y1 (en) 1986-12-26 1986-12-26 Switching circuit of vertical synchronous signal

Publications (2)

Publication Number Publication Date
KR880013922U KR880013922U (en) 1988-08-31
KR890007401Y1 true KR890007401Y1 (en) 1989-10-25

Family

ID=19258401

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860021331U KR890007401Y1 (en) 1986-12-26 1986-12-26 Switching circuit of vertical synchronous signal

Country Status (1)

Country Link
KR (1) KR890007401Y1 (en)

Also Published As

Publication number Publication date
KR880013922U (en) 1988-08-31

Similar Documents

Publication Publication Date Title
US4654538A (en) Dual input voltage power supply
EP0239762A2 (en) Buffer circuit
KR890007401Y1 (en) Switching circuit of vertical synchronous signal
US4415894A (en) Switching circuitry for load control utilizing MOS-FETs
US5045943A (en) Synchronous signal separation circuit
KR890005518Y1 (en) Switching circuits of vertical synchronized signal
KR910010856A (en) Power Switching Circuit for Frequency Converter
KR890004973Y1 (en) Recognition circuit for statistic change
US5045724A (en) Circuit for limiting the short circuit output current
SU1160537A1 (en) Multivibrator
KR890004968Y1 (en) Vertical/horizontal signal switching circuit for 16/24 color monitor
KR930005667Y1 (en) Automatic switching circuit
SU1707756A1 (en) Safe logic member
KR900000707Y1 (en) Synchronizing signal switching circuit
GB1252006A (en)
SU1377947A1 (en) Device for limited starting current of secondary power supply source
KR900000708Y1 (en) Synchronizing signal switching circuit
SU785960A1 (en) Trigger device
JPS59848Y2 (en) clamp circuit
SU1686672A1 (en) Half-bridge dc voltage converter
SU1162034A1 (en) Logical level converter
SU1734192A1 (en) Controlled multivibrator
SU1396259A1 (en) Pulse shaper
SU1757048A2 (en) Dc/dc converter
KR890003753Y1 (en) Automatic reset circuit in micro computer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19941227

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee