SU1162034A1 - Logical level converter - Google Patents
Logical level converter Download PDFInfo
- Publication number
- SU1162034A1 SU1162034A1 SU833677979A SU3677979A SU1162034A1 SU 1162034 A1 SU1162034 A1 SU 1162034A1 SU 833677979 A SU833677979 A SU 833677979A SU 3677979 A SU3677979 A SU 3677979A SU 1162034 A1 SU1162034 A1 SU 1162034A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- resistor
- converter
- transistor
- base
- output
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
Изобретение относится к импульсной технике и предназначено для согласования импульсных устройств, работающих с различными по амплитуде и полярности логическими уровнями, в частности для согласования по уровню сигналов на входе и выходе ТТЛ и МДП устройств.The invention relates to a pulse technique and is intended for matching pulse devices operating with logical levels of different amplitude and polarity, in particular for matching the level of signals at the input and output of TTL and MIS devices.
Известен преобразователь логических уровней, содержащий преобразующий транзистор р-п-р типа, эмиттер которого соединен с общей шиной/ коллектор - через нагрузочный резистор с шиной питания, база - через соответствующие резисторы с шиной питания и входом устройства Ц.A logic level converter is known that contains a converter of the pp type transistor, the emitter of which is connected to a common bus / collector through a load resistor with a power bus, the base through appropriate resistors with a power bus and an input of device C.
Недостатком преобразователя является низкое быстродействие.The disadvantage of the converter is low speed.
Наиболее близким по технической сущности к предложенному является преобразователь логических уровней, содержащий включенные между первой и второй шинами питания преобразующий и разрядный транзисторы р-п-р и п-р-п типа соответственно, коллекторы которых подключены к выходу преобразователя и через нагрузочный резистор - к второй шине питания, база преобразующего транзистора через первый резистор соединена с второй шиной питания и с первым выводом второго резистора, база разрядного транзистора соединена с первым выводом третьего резистора, а также цепь управления, состоящую из переключающего, управляющего и входного транзисторов, дополнительного входного резистора и диода [2] .The closest in technical essence to the proposed is a logic level converter, containing conversion and discharge transistors of the pnp and pnp type, connected between the first and second buses, respectively, whose collectors are connected to the output of the converter and through a load resistor to the second power bus, the base of the conversion transistor through the first resistor is connected to the second power bus and the first output of the second resistor, the base of the discharge transistor is connected to the first output of the third resistor pa, and the control circuit consisting of the switching, control and input transistor, an input resistor and an additional diode [2].
Недостатком известного устройства является низкое быстродействие, вызванное сложной цепью управления, каждый элемент которой вносит определенную задержку воздействию управляющего сигнала.A disadvantage of the known device is the low speed caused by a complex control circuit, each element of which introduces a certain delay to the action of the control signal.
II
Цель изобретения - увеличение быстродействия.The purpose of the invention is to increase the speed.
Указанная цель достигается тем, что в преобразователь логических уровней, содержащий диод и включенные между первой и второй шинами питания преобразующий и разрядный транзисторы р-п-р и п-р-п типа соответственно, коллекторы которых подключены к выходу преобразователя и через нагрузочный резистор - к второй шине питания, база преобразующего транзистора через первый резистор соединена с второй шиной питания и с первым выводом второго резистора, база разрядного транзистора соединена с первым выводом третьего резистора, введен конденсатор, включенный между входом преобразователя и базой разрядного транзистора, второй вывод третьего резистора соединен с второй шиной питания, к которой подключен анод диода, катод которого соединен с базой разрядного транзистора, второй вывод второго резистора соединен с входом преобразователя .This goal is achieved by the fact that in the logic level converter, which contains a diode and conversion and discharge transistors of the pnp and pnp type, connected between the first and second power buses, respectively, whose collectors are connected to the output of the converter and through the load resistor to the second power bus, the base of the conversion transistor is connected via the first resistor to the second power bus and to the first output of the second resistor, the base of the discharge transistor is connected to the first output of the third resistor, a capacitor is inserted, connected between the input of the converter and the base of the discharge transistor, the second output of the third resistor is connected to the second power bus to which the anode of the diode is connected, the cathode of which is connected to the base of the discharge transistor, the second output of the second resistor is connected to the input of the converter.
На чертеже представлена принципиальная схема преобразователя логических уровней.The drawing shows a schematic diagram of the logic level converter.
Эмиттер преобразующего транзистора 1 р-п-р подключен к первой шине питания, коллектор - к коллектору разрядного транзистора 2 п-р-п типа и к одному из выводов нагрузочного резистора 3, вторым Выводом нагрузочный резистор 3 соединен с второй шиной питания. Заза преобразующего транзистора 1 соединена с делителем, состоящим из первого и второго резисторов 4 и 5 соответственно, вторыми выводами резисторы делителя соединены с второй шиной питания и входом преобразователя соответственно. Эмиттер разрядного транзистора 2 соединен с второй шиной питания, между базой и второй шиной питания установлены третий резистор 6 и диод 7, включенные параллельно. База разрядного транзистора 2 через конденсатор 8 подключена к входу преобразователя .The emitter of the conversion transistor 1 ppp is connected to the first power supply bus, the collector is connected to the collector of the discharge transistor 2 of the pnp type and to one of the terminals of the load resistor 3, and the second pin of the load resistor 3 is connected to the second power line. Zaza converting transistor 1 is connected to a divider consisting of the first and second resistors 4 and 5, respectively, the second terminals of the divider resistors are connected to the second power bus and the input of the converter, respectively. The discharge transistor 2 emitter is connected to the second power line, a third resistor 6 and a diode 7 are connected in parallel between the base and the second power line. The base of the discharge transistor 2 through a capacitor 8 is connected to the input of the converter.
Преобразователь логических уровней работает следующим образом.Converter logical levels works as follows.
Если на вход устройства подается уровень "1", соответствующий уровню ТТЛ схем, преобразующий транзистор 1 закрывается, так как потенциал на его базе, задаваемый делителем на резисторах 4 и 5, становится близким напряжению на первой шине питания. При этом в момент подачи на вход "1" увеличивается потенциал на конденсаторе 8. Ток заряда конденсатора 8, протекая через переход база эмиттер разрядного транзистора 2 и включенный параллельно переходу резистор 6, открывает разрядный транзистор 2, и на выходе устройства, устанавливается уровень "О", близкий по величине к уровню напряжения на второй шине питания. По истеченийIf the input level of the device is "1", corresponding to the level of TTL circuits, the transforming transistor 1 is closed, since the potential at its base, defined by the divider on resistors 4 and 5, becomes close to the voltage on the first power supply bus. At the time of feeding to the input "1" the potential on the capacitor 8 increases. The charge current of the capacitor 8, flowing through the base of the emitter of the discharge transistor 2 and the resistor 6 connected parallel to the transition, opens the discharge transistor 2, and the output level of the device is set to "O" ", close in magnitude to the voltage level on the second power bus. On expiration
з 1162034W 1162034
4four
определенного времени конденсатор-8 заряжается до нового значения напряжения, ток заряда уменьшается до нуля, разрядный транзистор 2 закрывается, и уровень "0" поддерживается 5 на выходе устройства с помощью нагрузочного резистора 3. При подаче на вход устройства уровня "0" преобразуюидай транзистор 1 открывается за счет возникновения на его базе 10 отрицательного потенциала, задаваемого делителем на резисторах 4 и 5.certain time capacitor - 8 is charged to a new voltage value, the charging current decreases to zero, the bit transistor 2 is closed and the level "0" is maintained at the output device 5 via the load resistor 3. When the device is applied to the input level "0" preobrazuyuiday transistor 1 opens due to the occurrence on its base of 10 negative potential, set by the divider on resistors 4 and 5.
В то же время разрядный транзистор 2 закрывается, так как на его базу через конденсатор 8 передается за- 15At the same time, the discharge transistor 2 is closed, since at its base through capacitor 8 is transmitted
* пирающее напряжение. После разряда конденсатора 8 через резистор 6 и диод 7 транзистор 2 удерживается >* stress After discharge of the capacitor 8 through the resistor 6 and the diode 7, the transistor 2 is held>
в запертом состоянии резистором 6.in the locked state of the resistor 6.
Диод 7 установлен для ускорения 20Diode 7 is set to accelerate 20
разряда конденсатора 8. Если дли-, тельность входных импульсов*велика по отношению ко времени разряда конденсатора 8 через резистор 6, диод 7 может быть исключен из схемы. 25discharge the capacitor 8. If the duration of the input pulses * is large relative to the time of discharge of the capacitor 8 through the resistor 6, the diode 7 can be excluded from the circuit. 25
Величина резисторов 4 и 5 делителя выбирается исходя из требуемого быстродействия, допускаемого базового тока преобразующего транзистора 1 и обеспечения работоспособности схемы. Величина нагрузочного резистора 3 выбирается достаточной для поддержания на выходе устройства уровня ”0" и допустимой величины коллекторного тока преобразующего транзистора 1. Емкость конденсатора 8 выбирается минимальной, но достаточной для надежного отпирания транзистора 2. Одновременно: при малой емкости конденсатора 8 -ограничен ток короткого замыкания преобразователя, так как короткое замыкание вызовет быстрый разряд конденсатора 8 базовым током транзистора 2, и ток короткого замыкания не успеет достичь критической величины.The magnitude of the resistors 4 and 5 of the divider is selected based on the required speed, the permissible base current of the transforming transistor 1 and ensuring the efficiency of the circuit. The value of the load resistor 3 is chosen sufficient to maintain the output level of the device "0" and the allowable value of the collector current of the converter transistor 1. The capacitance of the capacitor 8 is selected to be minimal, but sufficient to reliably unlock the transistor 2. Simultaneously: when the capacitor is small, the short-circuit current is limited the converter, since the short circuit will cause a fast discharge of the capacitor 8 by the base current of transistor 2, and the short circuit current will not have time to reach the critical value.
Технико-экономический эффект в предложенном преобразователе заключается в увеличении его быстродейг ствия.Technical and economic effect in the proposed converter is to increase its speed.
** ·** ·
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833677979A SU1162034A1 (en) | 1983-12-23 | 1983-12-23 | Logical level converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU833677979A SU1162034A1 (en) | 1983-12-23 | 1983-12-23 | Logical level converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1162034A1 true SU1162034A1 (en) | 1985-06-15 |
Family
ID=21094860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU833677979A SU1162034A1 (en) | 1983-12-23 | 1983-12-23 | Logical level converter |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1162034A1 (en) |
-
1983
- 1983-12-23 SU SU833677979A patent/SU1162034A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910006471B1 (en) | Reset signal generatng circuit | |
| US4904889A (en) | Circuit for driving electronic devices with a low supply voltage | |
| US4638222A (en) | DC motor driving circuit for eliminating spurious transition conditions | |
| US5877650A (en) | Booster circuit | |
| SU1162034A1 (en) | Logical level converter | |
| US3742260A (en) | M. o. s. transistor circuits for pulse-shaping | |
| US20010004193A1 (en) | Pulse-controlled analog flip-flop | |
| RU1793535C (en) | Delay device | |
| SU1614104A1 (en) | Pulse shaper | |
| SU1162031A1 (en) | High-voltage selector switch | |
| SU797073A1 (en) | Pulse distributor | |
| SU1450100A1 (en) | Overload-protected transistor switch | |
| US6201716B1 (en) | Controller of power supplying apparatus with short circuit preventing means | |
| SU1644115A2 (en) | Dc voltage converter | |
| SU1265992A2 (en) | Transistorized switch | |
| SU868914A1 (en) | Overload-protected voltage converter | |
| SU1034182A1 (en) | Pulse current source | |
| SU1320892A1 (en) | Transistor switch | |
| SU1406774A1 (en) | Semiconductor gate | |
| SU1188858A1 (en) | One-shot multivibrator | |
| SU1046918A1 (en) | Pulse generator | |
| SU1149392A1 (en) | Linear pulse signal duration converter | |
| SU1309278A1 (en) | Pulse shaper | |
| SU1431063A1 (en) | Pulsed logical device | |
| SU1660148A1 (en) | Device for potential transfer via galanically isolated circuits |