KR890005994Y1 - 입출력 제어장치 - Google Patents

입출력 제어장치 Download PDF

Info

Publication number
KR890005994Y1
KR890005994Y1 KR2019850005658U KR850005658U KR890005994Y1 KR 890005994 Y1 KR890005994 Y1 KR 890005994Y1 KR 2019850005658 U KR2019850005658 U KR 2019850005658U KR 850005658 U KR850005658 U KR 850005658U KR 890005994 Y1 KR890005994 Y1 KR 890005994Y1
Authority
KR
South Korea
Prior art keywords
input
port
printer
control
data
Prior art date
Application number
KR2019850005658U
Other languages
English (en)
Other versions
KR860002381U (ko
Inventor
바라 유우스께 사까끼
아끼라 사노
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
제이. 에이취. 그래디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션, 제이. 에이취. 그래디 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR860002381U publication Critical patent/KR860002381U/ko
Application granted granted Critical
Publication of KR890005994Y1 publication Critical patent/KR890005994Y1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

내용 없음.

Description

입출력 제어장치
제1도는 본 고안의 실시예를 도시한 개요 블럭도.
* 도면의 주요부분에 대한 부호의 설명
10 : 데이타 처리장치(CPU) 12 : 출력포오트
14 : 제어포오트 15 : 프린터 데이타선
16 : 입력포오트 17 : 제어선
18 : 프린터 20 : 입력장치
본 고안은 중앙처리 장치(CPYU와, 프린터나 디스크 구동장치등의 주변장치 사이에 기존 프린터 인터페이스를 거쳐 데이타를 쌍방으로 전송하기 위한 입출력 제어장치에 관한 것이다.
예를 들어 퍼스날 컴퓨터에 있어서는, CPU 는 CRT화면제어 이외에, 디스크 구동장치, 프린터등의 주변장치 제어를 행한다. 이들 주변장치에 제어는 입출력 포오트 및 데이타선을 포함하는 예정 인터페이스를 거쳐 행해지지만, 공지의 센트로닉스 패러랠 인터페이스에 있어서는, 그 테이타 선을 출력하기 위한 것밖에는 이용할 수 없다.
따라서, 출력포오트에 접속되는 프린터와 입력포오트에 접속되는 디스크 구동장치에서는 별개의 데이타선을 사용할 필요가 있으므로서 비 경제적이 었다. 이때, 쌍방향 데이타 선을 사용하면 입력용주변장치와 출력용 주변장치(예를 들어 프린터)에서 데이타선의 공용화가 가능하다. 그러나, 본래는 쌍방향 테이타선을 실현하기 위해서는 복잡한 구성의 장치가 필요하였다.
본 고안의 목적은, 간단한 구성에 의해 기존 프린터 인터페이스를 쌍방향적으로 이용할 수있게 하는데 있다. 일반적으로 CPU테이타 버스에는 입력 포오트와 출력포오트와, 제어 포오트가 접속되어 있다.
본 고안에 있어서는 출려포오트에 프린터를, 입력포오트에 입력용 주변장치(예를 들면 디스크 구동장치)를 공통의 프린터 데이타선을 거쳐 각각 접속함과 동시에, 제어 포오트로 부터 출력되는 제어신호를 절환 함으로써 입려포오트와 입력용 주변 장치를 무효화하고 출력포오트를 유효화 하는 제1상태와, 출력포오트와 프린터는 무효화 하고 입력포오트를 유효화하는 제2상태중 한쪽을 선택한다.
본 고안의 장점중 하나는, 종래의 일방향 프린터 데이타 선을 갖는 인터페이스(에를 들어 센트로닉스 패러랠 인터페이스)의 구성의 단지 일부만을 변경시켜서 이를 프린터와 입력용 주변장치에 의해 공용할수 있다는 점이다.
도면을 참조하면, 이 실시예는 테이타 처리용 제어장치(1)와, 제어장치(1)에 데이타를 부여하거나 제어장치(1)로 부터의 데이타를 기초로 하여 동작하는 입출력장치(2)등으로 되어 있다.
우선 제어장치(1)에 있어서 중앙처리장치(CPU)(10)는 데이타의 연산, 입출력 제어 및 기억을 행하는 공지의 것이다. 출력포오트(12), 입력포오트(16)는 각 CPU(10)에 대해 테이타의 출력 입력을 행하기 위한 것이며, 각각의 포오트는 어드레스버스(9)에 공급되는 고유어드레스 신호와 기능단자에 입력되는 신호에 의해 유효/무효가 가능하다.
제어포어트(14)는 복수의 제어라인을 갖는 CPU(10)로 부터 데이타버스(11)또는 제어버스(13)를 거쳐 공급되는 지령을 기초로한 여러가지 제어신호를 발생하는 기능을 갖지만, 이하 에는 설명편의상 한개의 제어신호 SLCTIN만을 발생하는 으로 기술한다. 이 제어신호 SLCTIN은 출력포오트(12)와 입력포오트(16)의 가단자잔에 각각 공급되고, 제어신호 SLCTIN이 논리 "0"일때 출력포오트(12)가 유효화되어 입력포오트(16)가 무효화되고, 또 제어신호SLCTIN이 논리 "1"일때 출력포오트(12)가 무효화되어 입력포오트(16)가 유효화되도록 구성되어 있다.
다음에 입추력장치(2)는, 복수의 주변장치로 이루어 지며, 적합하게는 하나의 프린터(18)와 하나의 입력출력부장치(20)로 된다. 입력용 주면장치(20)는 디스크 구동장치, 연상독출 장치들의 공지의 테이타 입려장치이다. 출력포오트(12)와 프린터(18) 및 입력포오트(16)와 입력장치(20)는 각각 공통프리터에이타선(15)에 의해 접속된다. 프리터에이타선(15)는 적합하게는 8개의 병렬라인으로 이루어진다. 또, 프린터(18), 입력장치(20)는 각자 기능단자를 구비하고 있으며, 각각의 가능단자에는 제어선(17)을 거처서 제어신호 SLCTIN이 논리 "0"일때 프린터(18)가 유효화되어 입력장치(20)가 무효화되고 제어신호 SLCTIN이 논리 "1"일때 프린터(810가 무효과되어 입력장치(20)가 유효회 되도록 구성되어 있다.
우선, CPU(10)가 출력 데이타를 프린터(18)를 로 보낼것을 요구할때는, 출력포오트(12)와 프린터(81)를 선택하기 위해, 제어포오트(14)로 부터 논리 "1"인 제어신호 SLCTIN이 나타난다. 이 제어신호SLCTIN의 으해 출력포오트(12)와 프린터데이타선(15)을 거쳐 CPU(10)가 프린터(18)에 인자동작을 지령할 수 있게된다. 또 이때, 제어신호 SLCTIN 의 논리 "0"상태에 의해, 입력포오트(16)와 입력장치(2)가 모두 무효화 되어있으므로 입력장치(20)에서 CPU(10)로 데이타가 보내지지 않는다.
다음에, 프린터(18)가 사용되지 않는 기간에 CPU (10)가 입력장치(20)로 부터 입력데이타 접수를 요구 할때는 CPU(10)지령에 의해 제어신호 SLCTIN이 논리 "1"로 시작한다. 이러면, 이에 의해 출력포오트(12)와 프린터(18)가 무효화됨과 동시에, 입력포오트(16)와 입력장치(20)가 함께 유효화 되므로, 프린터 데이타선(15)과 입력포오트(16)를 거쳐서 입력장치(20)로 부터 CPU (10)로 테이타를 보낼 수 있게 된다.
이상과 같이, 본 고안에 의하면, 제어포오트의 제어신호SLCTIN의 논리 "1"이나 "0"상태를 기초로 하여 프린터(18) 및 입력장치(20)중 한쪽을 선택하므로, 이들 주변 장치에 접속할 프린터 데이타선(15)을 극히 용이하게 공유화 할 수 있다.
또, 주변장치의 선택과 동시에, 상기 제어신호에 의해 출력포오트와 입력포오트 중 사용되지 않는 쪽 포오트를 무효화 하므로 CPU에 부적당한 데이타가 보내지는 것이방지된다.
또, 상기 구성은 공지의 일방향 프린터 데이타를 실현하는 구성(예를 들어 센트로닉 패러랠 인터페이스)에 아주 작은 변경만을 가하여 달성되므로 저렴하다.

Claims (1)

  1. 데이타를 출력하기 위한 출력포오트(12), 테이타를 입력하기위한 입력포오트(16), 및 상기 출력포오트를 유효화 하고 상기 입력포오트(16)를 무호화하는 제1신호와 상기 입력포오트를 무효화하는 제2신호 중 어느, 한쪽을 제어선(17)으로 선택적으로 출력하기 위한 제어포트(14)를 갖는 데이타 처리장치(1)와, 프린터 데이타선(15)을 거쳐서 상기 출력포오트(12)에 접속됨과 동시에 상기 제어선(17)을 거쳐서 상기 제어 포오트(14)에 접속되고, 상기 제1신호 응답하여 유효화되어 프린트동작을 행하며 상기 제2신호에 응답하여 무효화되는 프린터와, 상기 프린터 테이타 선(15)를 거쳐서 상기 입력 포오트(16)에 접속됨과 동시에 상기 제어선(17)을 거쳐서 상기 제어포오트(14)에 접속되고, 상기 제2신호에 응답하여 유효화되어 데이타 입력 동작을 행하며, 상기 제1신호에 응답하여 무효화 되는 입력장치(20)를 구비한 특징으로 하는 입출력 제어장치.
KR2019850005658U 1984-08-31 1985-05-15 입출력 제어장치 KR890005994Y1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP131498 1984-08-31
JP1984131498U JPS6146638U (ja) 1984-08-31 1984-08-31 入出力制御装置

Publications (2)

Publication Number Publication Date
KR860002381U KR860002381U (ko) 1986-03-31
KR890005994Y1 true KR890005994Y1 (ko) 1989-09-08

Family

ID=30690088

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850005658U KR890005994Y1 (ko) 1984-08-31 1985-05-15 입출력 제어장치

Country Status (2)

Country Link
JP (1) JPS6146638U (ko)
KR (1) KR890005994Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140098543A (ko) * 2013-01-31 2014-08-08 홍찬영 장신구용 체인 소재 및 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5771034A (en) * 1980-10-20 1982-05-01 Ricoh Co Ltd Bus conflict preventing circuit

Also Published As

Publication number Publication date
JPS6146638U (ja) 1986-03-28
KR860002381U (ko) 1986-03-31

Similar Documents

Publication Publication Date Title
US4497021A (en) Microcomputer system operating in multiple modes
JPH05204820A (ja) マイクロプロセッサ、処理システム、およびバスインタフェース
KR880010365A (ko) 디지탈 데이타 프로세서용 버스 인터페이스 회로
US4177511A (en) Port select unit for a programmable serial-bit microprocessor
KR890005994Y1 (ko) 입출력 제어장치
US4878173A (en) Controller burst multiplexor channel interface
KR860007584A (ko) 비디오 변환기장치
US5428801A (en) Data array conversion control system for controlling conversion of data arrays being transferred between two processing systems
US5692161A (en) Method and apparatus for operating a microcomputer in an emulation mode to access an external peripheral
KR920001961B1 (ko) 컴퓨터 시스템에서의 키보드 선택 방법 및 장치
JPH0364891B2 (ko)
KR940005002Y1 (ko) 롬 바이오스의 16비트 동작이 가능한 입/출력 장치
KR890008696A (ko) 주변장치를 위한 입출력 인터페이스의 포트 확장회로
KR970004521B1 (ko) 컴퓨터 입출력(i/o)보드 제어장치
KR0114336Y1 (ko) 직렬 입/출력 인터페이스 장치
KR880006636A (ko) 터미날에서 원칩 마이콤을 이용한 데이타 전송회로
JPS581262A (ja) メモリアドレス制御方式
KR940001612Y1 (ko) 다중메모리 뱅크(Memory Bank)를 이용한 LED표시장치 구동회로
KR920002666B1 (ko) 양방향 병렬포트
KR950012358B1 (ko) 타 컴퓨터의 제어장치
KR860002122B1 (ko) 레이저 빔 프린터의 페이지 버퍼용 비디오 신호 발생장치 및 그 운용 방법
JPH05173876A (ja) 増設メモリボード
KR900008959Y1 (ko) 컴퓨터 주변장치의 입/출력 포트 전환회로
KR950008662B1 (ko) 인터럽트 요구 선택회로
EP0012016A1 (en) Memory access control

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee