KR890004314B1 - 전자조리기의 디지탈/아날로그 변환회로 - Google Patents

Abstract

내용 없음.

Description

전자조리기의 디지탈/아날로그 변환회로

제1도는 종래의 변환 회로도.

제2 (a)도-제2(e)도는 제1도 각부의 파형도.

제3도는 본 발명의 변환 회로도.

제4도는 본 발명의 변환회로의 상세도.

제5 (a)도-제5(k)도는 제3도 및 제4도의 각부의 파형도.

* 도면의 주요부분에 대한 부호의 설명

1,11 : 마이크로프로세서 2,12 : 옵토카플러

3,13 :반전기 4,14 : 적분기

5,15,19 : 리세트부 6,16,20 : 출력제어부

17 : 레벨래치 및 적분기 18 : 지연기

21 : 가산부

본 발명은 워킹코일로 흐르는 전류에 따라 그 워킹코일에서 발생되는 자계로 음식물을 가열하는 전자조리기에 있어서, 마이크로프로세서에서 출력되는 디지탈신호를 아날로그 신호로 변환하는 디지탈/아날로그 변환회로에 관한 것으로, 특히 출력되는 아날로그 신호를 일정하게 유지시키게한 전자조리기의 디지탈/아날로그 변환회로에 관한 것이다.

종래에는 마이크로프로세서에서 출력되는 디지탈신호를 그 디지탈신호의 폭에 따라 아날로그신호로 변환하여 출력하였다. 즉, 종래의 디지탈/아날로그 변환회로는 제1도에 도시한 바와같이 마이크로프로세서(1)의 출력신호에 따라 구동되는 옵토카플러(2)와, 상기 옵토카플러(2)의 출력신호를 반전시키는 반전기(3)와, 상기 반전기(3)의 출력신호를 적분하는 적분기(4)와, 상기 반전기(3)의 출력신호에서 상승구간을 검출하여 리세트신호를 발생하는 리세트부(5)와, 상기 리세트부(5)의 출력신호에 따라 상기 적분기(4)의 출력신호를 제어하는 출력제어부(6)로 구성하였다.

이와같이 구성된 종래의 변환회로는 마이크로프로세서(1)가 제2(a)도 에서 도시한 바와같이 디지탈신호를 출력하면, 그 출력된 펄스신호에 따라 옵토카플러(2)가 구동되어 트랜지스터(TR₁)의 베이스에 제2(b)도에 도시한 바와같이 펄스신호가 인가되므로 트랜지스터(TR₁)는 온.오프되면서 그의 콜렉터로 제2(c)도에 도시한 바와같이 펄스신호가 출력되며, 그 출력된 펄스신호는 적분기(4)에 입력되어 적분됨과 아울러 리세트부(5)가 펄스신호의 상승구간을 검출하여 트랜지스터(TR₂) 의 베이스에 인가되므로 트랜지스터(TR

)는 순간적으로 온되면서 적분기(5)의 출력신호를 방전시켜 출력단자(OUT)에는 제2(e)도에 도시한 바와같이 아날로그신호가 출력되고, 이와같이 출력되는 아날로그 신호는 마이크로프로세서(1)에서 출력되는 디지탈신호의 폭에 따라 그 크기가 가변된다.

그러나, 이와같은 종래의 변환회로는 트랜지스터(TR₂)의 순간적인 온에 따라 적분기(4)의 출력신호가 급격이 변화되고, 그 변환에 따라 발생되는 전류의 변동으로 인하여 전자조리기가 잡음을 발생하게 되는 결함이 있었다.

본 발명은 이와같은 종래의 결함을 감안하여, 출력단자(OUT)로 출력된 신호를 일정시간 지연시킨후 그 지연된 신호와 출력단자(OUT)의 출력신호를 합하여 일정하게 변환시킴으로써 잡음이 발생되는 것을 줄일수 있게 창안한 것으로, 이를 첨부된 제3도 내지 제5도의 도면에 의하여 상세히 설명하면 다음과 같다.

제3도 및 제4도에 도시한 바와같이 마이크로프로세세(11) 및 옵토카플러(12), 반전기(13), 적분기(14), 리세트부(15), 출력제어부(16)로 된 디지탈/아날로그 변환회로에 있어서, 상기 출력제어부(16)의 출력신호의 레벨을 래치하고 적분하는 연산증폭기(OP₁₁) 및 저항(R₁₂), 다이오드(D₁₂), 콘덴서(C₁₁)로 된 레벨래치 및 적분기(17)와, 상기 출력제어부(16)의 출력신호를 일정시간 지연시키는 다이오드(D₁₃, D₁₄) 및 저항(R₁₃-R₁₈), 콘덴서(C₁₂), 연산증폭기(OP₁₂)로 된 지연기(18)와, 상기 지연기(18)의 출력신호에 따라 리세트신호를 출력하는 저항(R₁₉, R₂₀) 및 콘덴서(C₁₃), 다이오드(D₁₅)로 된 리세트부(19)와, 상기 리세트부(19)의 출력신호에 따라 상기 레벨래치 및 적분기(17)의 출력신호를 제어하는 트랜지스터(TR₁₂) 및 저항(R₂₁)으로 된 출력제어부(20)와, 상기 적분기(14) 및 레벨래치 및 적분기(17)의 출력신호를 합하는 다이오드(D₁₆, D₁₇) 및 저항(R₂₂), 콘덴서(C₁₄)로 된 가산부(21)로 구성한 것이다.

이와같이 구성된 본 발명의 작용효과를 상세히 설명하면 다음과 같다.

전원단자(Vcc)에 전원이 인가되고, 마이크로프로세서(11)에서 제5(a)도에 도시한 바와같이 디지탈신호가 출력되면, 종래와 마찬가지로 그 디지탈신호에 따라 구동되어 제5(b)도에 도시한 바와같이 펄스신호가 출력되고, 그 출력된 펄스신호는 반전기(13)를 통해 제5(c)도에 도시한 바와같이 반전된후 적분기(14)에 입력되어 적분됨과 아울러 리세부(15)가 제5(d)도에 도시한 바와같이 펄스신호를 출력하여 트랜지스터(TR₁₁)의 베이스에 인가되므로 트랜지스터(TR₁₁)는 순간적으로 온되어 적분기(14)의 출력신호를 방전시키게 되므로 적분기(14)는 제5(e)도에 도시한 바와같이 일정전압을 출력하게 된다.

이때, 트랜지스터(R₁₁)가 순간적으로 온될 경우에는 연산증폭기(OP₁₂)의 비반전입력단자(+)에 인가되는 전압이 다이오드(D₁₃) 및 트랜지스터(TR₁₁)를 통해 접지로 흐르게 되어 제5(f)도에 도시한 바와같이 저전위로 되므로 연산증폭기(OP₁₂)의 출력단자에는 저전위가 출력되어 제5(g)도에 도시한 바와같이 연산증폭기(OP₁₂)의 반전입력단자(-)에 인가되는 콘덴서(C₁₂)의 충전전압이 방전되고, 일정시간 방전되어 콘덴서(C₁₂)의 충전전압이 연산증폭기(OP₁₂)의 비반전입력단자(+)에 인가되는 전압보다 낮아지면, 연산증폭기(OP₁₂)는 고전위를 출력하고, 콘덴서(C₁₂)에는 전원단자(Vcc)의 전원이 저항(R₁₅)을 통해 충전되는 것을 반복하여 연산증폭기(OP₁₂)의 출력단자에는 제5(h)도에 도시한 바와같이 펄스신호가 출력되며, 이와같이 연산증폭기(OP₁₂)에서 출력된 펄스신호는 콘덴서(C₁₃) 및 저항(R₂₀)을 통해 미분되고, 미분된 신호에서 마이너스신호는 다이오드(D₁₅)에 의해 제거되어 트랜지스터(TR₁₂)의 베이스에는 제5(i)도에 도시한 바와같이 플러스 미분신호가 인가되므로 트랜지스터(TR₁₂)는 순간적으로 온되는 것을 반복하게 된다.

그리고, 적분기(16)의 출력신호는 연산증폭기(OP₁)의 비반전입력단자(+)에 인가되어 연산증폭기(OP₁)는 고전위를 출력하고, 그 출력된 고전위는 저항(R₁₂) 및 콘덴서(C₁₁)에 의해 적분됨과 아울러 그 적분신호가 트랜지스터(TR₁₂)의 온에 따라 방전되므로 콘덴서(C₁₁)에는 제5(j)도에 도시한 바와같이 충전되고, 그 콘덴서(C₁₁)의 충전전압 및 적분기(14)의 출력전압은 다이오드(D₁₇) (D₁₆)를 통하고, 콘덴서(C₁₄)를 통해 합쳐져 제5(k)도에 도시한 바와같이 일정한 레벨로 출력된다.

이상에서 설명한 바와같이 본발명은 마이크로프로세서에서 출력되는 디지탈신호를 일정레벨의 아날로그신호로 변환하여 출력시키므로 전자조리기에서 발생되는 잡음을 줄일수 있는 효과가 있다.

Claims (1)

1. 마이크로프로세서(11) 및 옵토카플러(12), 반전기(13), 적분기(14), 리세트부(15), 출력제어부(16)로 된 디지탈/아날로그 변환회로에 있어서, 상기 출력제어부(16)의 출력신호의 레벨을 래치하고 적분하는 레벨래치 및 적분기(17)와, 상기 출력제어부(16)의 출력신호를 지연시키는 지연기(18)와, 상기 지연기(18)의 출력신호에 따라 리세트신호를 출력하는 리세트부(19)와, 상기 리세트부(19)의 출력신호에 따라 상기 레벨래치 및 적분기(17)의 출력신호를 제어하는 출력제어부(20)와, 상기 적분기(14) 및 레벨래치 및 적분기(17)의 출력신호를 합하는 가산부(21)로 구성함을 특징으로 하는 전자조리기의 디지탈/아날로그 변환회로.

Images