KR890003517B1

KR890003517B1 - Character generated circuits of chatode ray tube

Info

Publication number: KR890003517B1
Application number: KR1019860004906A
Authority: KR
Inventors: 윤종경; 곽종길
Original assignee: 삼성전자 주식회사; 강진구
Priority date: 1986-06-19
Filing date: 1986-06-19
Publication date: 1989-09-23
Also published as: KR880000851A

Abstract

The generator for programmable character or image display comprises an input unit (250) for inputting the VS and HS signal, a frequency divider (10) for setting the dot matrix and V/H scanning block, a first counter (20) for selecting the location of the character in the frame, a gate (30) for determining the location data by accepting the output of the 1st counter, a decoder (40) for rearranging the output of the gate and for generating the control signal for reading and writing the recorded clearacter data code, a second counter (50) for selecting the character to be displayed from the memory, a RAM (60) for selecting the address for displaying location in frame, and oscillator (70) for generating the flicker signal and for controlling RAM (60).

Description

CRT character generator

제1도는 본 발명에 따른 블럭도.1 is a block diagram according to the present invention.

제2도는 본 발명에 따른 제1도의 구체회로도.2 is a detailed circuit diagram of FIG. 1 according to the present invention.

제3도는 제2도의 문자발생롬(90)의 문자를 패턴에 따라 표시한 예시도.FIG. 3 is an exemplary diagram showing characters of the character generator ROM 90 of FIG. 2 according to a pattern.

제4도는 1문자에 대한 디스플레이 예시도.4 is a display example for one character.

제5도는 메모리 어드레스와 CRT화면과 위치관계를 나타낸 예시도.5 is an exemplary diagram showing a positional relationship between a memory address and a CRT screen.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 분주기 20 : 제1카운터10: frequency divider 20: first counter

30 : 게이트부 40 : 디코더부30: gate portion 40: decoder portion

50 : 제2카운터 60 : 문자선택램50: second counter 60: character selection RAM

70 : 발진부 80 : 아나로그스위치부70: oscillation unit 80: analog switch unit

90 : 문자발생롬 100 : 변환부90: character generation ROM 100: conversion unit

110 : 버퍼회로110: buffer circuit

본 발명은 CRT(Cathode Ray Tube)의 문자 발행회로에 관한 것으로, 특히 CRT상에 문자나 이미지를 사용자가 임의로 프로그램어블(Programmable)하게 디스플레이(Display)할수 있는 CRT문자 발생장치에 관한 것이다.The present invention relates to a character issuance circuit of a cathode ray tube (CRT), and more particularly, to a CRT character generator capable of displaying a character or an image on a CRT by a user.

일반적으로 CRT 디스플레이 장치는 마이크로 프로세서와 CRTC전용 CRTC(CRT Controller)및 비디오 램으로 구성된 회로를 주로 사용한다. 상기 비디오램(Video RAM)의 비트(Bit)와 CRT에 표시 시킬 문자의 도트(Dot)는 1 : 1로 대응되며, 상기 비디오램에서 문자발생을 위한 코드가 문자발생기(Charater Generator)인 롬(ROM ; Read Only Memory)에 입력될시, 문자패턴에 맞는 이미지가 발생되어 CRT상에 디스플레이 시키게 되는데, 이를 위해서는 명령어에 따라 소정의 문자조합 방식으로 조합하되, 문자 이미지는 프로그램에 의해 처리된다. 상기와 같은 기능을 수행하기 위해서는 시스템 설계 및 문자발생을 위한 프로그래밍 개발과정에서 개발 일정이 길어져 원가승승등 부가가치가 떨어지는 문제점이 있었으며, 또한, 사용자가 임의대로 화면의 문자 표시위치를 자유자재로 조정할 수 없기때문에 아무나 용이하게 문자 표시장치로 이용할 수 없는 결점이 있었다.In general, a CRT display device mainly uses a circuit composed of a microprocessor, a CRTC dedicated CRTC controller, and a video RAM. Bits of the video RAM and dots of characters to be displayed on the CRT correspond to 1: 1, and a code for generating characters in the video RAM is a ROM that is a character generator. When input to a ROM (Read Only Memory), an image corresponding to a character pattern is generated and displayed on the CRT. To this end, the image is combined by a predetermined character combination method according to a command, and the character image is processed by a program. In order to perform the above functions, there is a problem that the development schedule is long during the system design and programming development process for generating characters, so that the added value, such as cost increase, falls, and the user can arbitrarily adjust the display position of the characters on the screen at will. There was a drawback that no one could easily use it as a text display.

따라서 본 발명의 목적은 CRT에 소정의 문자나 이미지를 마이크로세서를 사용하지 않고, 사용자의 스위치 조작에 의해 소정의 위치에 임의로 간단히 디스플레이 할 수 있도록 하는 문자 발생장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a character generator which can display a predetermined character or image on a CRT arbitrarily and simply at a predetermined position by a user's switch operation without using a microprocessor.

본 발명의 다른 목적은 반도체 집적회로(Custom IC)로 칩화할 수 있어 법용 시스템에 채용하기 간편함과 동시에 문자 발생장치의 개발기간을 단축시킬 수 있는 회로를 제공함에 있다. 상기 목적을 수행하기 위한 본 발명은 수직·수평동기 및 클럭 신호 입력에 의해 1문자(12×16 Dot)의 메트릭스와 문자 라인(Line)의 수평·수직 스캔블럭(Scan block)을 설정하는 분주기와, 사용자의 선택에 의해 입력되는 제4스위치의 입력 신호에 의해 화면상의 문자표시 위치를 선택하기 위한 제1카운터와, 상기 분주기와 제1카운터의 출력을 받아 위치 선정용 데이타를 출력하는 게이트부와, 상기 게이트부의 출력을 디코딩하여 문자발생 제어신호 및 문자위치 선택을 위한 어드레스 신호를 발생하는 디코더부와, 제1스위치의 조작 횟수를 카운트하여 표시시킬 문자를 메모리로 부터 선택하기 위한 제2카운터와, 디스플레이용 문자램(RAM : Ramdom Access Memory)으로 상기 디코더부로 출력되는 출력신호에 의해 디스플레이될 문자의 표시 위치 설정용 어드레스(Address)를 받아 서 상기 제2카운터로 부터 발생된 어드레스신호에 의해 저장된 문자코드를 출력하는 문자 선택램과, 제3스위치의 스위칭에 따라 현재의 표시되고 있는 문자의 위치를 알리는 화면상의 플리커(Filcker)를 발생하고 상기 제1카운터와 상기 게이트부와 디코더부에서 발생되는 신호의 출력을 제어하는 발진부와, 아나로그(Analogue)스위치로 상기 문자 선택램의 출력을 전달하고 상기 문자선택램 및 발진부로 부터 발생되는 출력 신호의 유무에 따라 스위칭되는 아나로그 스위치부와, 문자패턴에 따른 이미지(Image)가 내장되어 있어 상기 분주기의 출력과 상기 아나로그 스위치부의 출력신호에 의해 선택된 문자코드를 받아 해당 문자가 발생되는 문자발생롬(ROM : Read Olny Memory)과, 상기 분주기로 부터 입력되는 클럭신호와 제2스위치에 의해 쉬프트(Shift)되어 상기 문자발생롬의 병렬 데이타를 직렬 데이타로변환하여 출력하는 변환부와, 상기 변환부의 출력을 버퍼링(Buffering)하는 버퍼회로로 구성된 것을 특징으로 한다.Another object of the present invention is to provide a circuit which can be chipped into a semiconductor integrated circuit (Custom IC), which can be easily adopted in a legal system and can shorten the development period of a character generator. In order to accomplish the above object, the present invention provides a divider for setting a matrix of one character (12 × 16 Dot) and a horizontal and vertical scan block of a character line by vertical / horizontal synchronization and clock signal input. And a first counter for selecting a character display position on the screen by an input signal of a fourth switch input by a user's selection, and a gate receiving the output of the divider and the first counter to output positioning data. And a decoder to decode the output of the gate to generate a character generation control signal and an address signal for selecting a character position, and a second to select characters to be displayed by counting the number of operations of the first switch from the memory. Address and address for setting the display position of a character to be displayed by a counter and an output signal output to the decoder unit as a RAM (RAM: Ramdom Access Memory) A character selection RAM for outputting a character code stored by the address signal generated from the second counter, and a flicker on the screen indicating the position of the currently displayed character according to the switching of the third switch. An oscillator for controlling the output of the signals generated by the first counter, the gate unit, and the decoder unit, and transmitting an output of the character selection ram to an analog switch and generating from the character selection ram and the oscillator The analog switch unit is switched according to the presence or absence of the output signal, and an image according to a character pattern is built in. The character code is selected by the output of the frequency divider and the output signal of the analog switch unit. It is shifted by the Read Olny Memory (ROM), the clock signal input from the divider, and the second switch. Characterized in that it consists of a converter for converting the parallel output data of the character generating ROM in series data, a buffer circuit for buffering (Buffering) to output the converted portion.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도는 본 발명에 따른 블럭도로서, 수직·수평동기 신호 입력단(250)을 통해수직·수평동기 신호가 입력되고, 분주기(10)는 문자규격을 설정하되, 클럭신호를 입력하는 입력단(251)을 통해 입력되는 문자 규격 설정신호와 기본 클럭 신호를 받아 화면의 1문자 도트(Dot) 매트릭스와 수직 ·수평 스켄블럭을 설정하도록 하며, 제1카운터(20)는 제4스위치 접속단(255)을 통해 입력되는 스위칭 조작 신호를 카운트하여 화면상의 문자 위치를 선택하며, 게이트부(30)는 상기 분주기(10)와 제1카운터(20)의 출력을 받아 논리화하여 화면 위치 선정을 위한 제어신호를 발생하며, 디코더부(40)는 상기 게이트부(30)의 출력을 디코딩하여 화면상에서 문자를 재배열하기 위한 어드레스 신호를 발생함과 동시에 후술하는 문자선택램(60)의 문자코드 데이타를 기입/독출 할수 있도록 제어하며, 제2카운터(50)는 제1스위치 접속단(252)을 통해 입력되는 조작신호에 의해 문자선택램(60)상의 표시할 문자를 선택하며, 문자선택램(60)은 디스플레이용 문자램으로 상기 디코더부(40)의 출력에 의해 화면상 표시 위치용 어드레스가 선택되어 입력되고, 상기 제2카운터(50)에 의해 문자가 선택될때 상기 디코더부(40)로 부터 입력되는 기입/독출 제어신호에 의해 저장된 문자코드가 출력되며, 발진부(70)는 제3스위치 접속단(254)을 통해 입력되는 제3스위치의 조작에 따라 화면상에서 현재의 위치를 알리는 플리커 신호를 발생한다. 예를들어, 발생부(70)는 제3스위치 접속단(254)의 입력이 "하이"상태이면 디코더부(40)를 통해 발진신호를 입력하도록 하여 상기 발진부(70) 발진신호의 "하이", "로우"펄스에 따라 상기 문자선택램(60)의 동일 영역을 계속적으로 리드/라이트 하도록 변경시켜 플리커를 발생하고, 상기 리드/라이트 제어에 따라 문자 선택램(60)의 데이타가 없을때 이를 발진부(70)에서 감지하여 아나로그 스위치부(80)의 제어로 소정의 지시이미지를 발생하도록 소정의 코드를 문자 발생롬(90)에 입력하면 문자발생롬(90) 해당영역의 문자가 없는데 따른 이미지가 발생되어 이에대한 상태를 알수있다.1 is a block diagram according to the present invention, a vertical and horizontal synchronous signal is input through the vertical and horizontal synchronous signal input terminal 250, and the divider 10 sets a character standard, but inputs a clock signal ( Receive the character specification setting signal and the basic clock signal input through the 251 to set the one-character dot matrix and the vertical and horizontal scan block of the screen, the first counter 20 is the fourth switch connection terminal (255) Selects a character position on the screen by counting a switching operation signal input through the input signal, and the gate unit 30 receives and outputs the outputs of the divider 10 and the first counter 20 to logically select a screen position. A control signal is generated, and the decoder unit 40 decodes the output of the gate unit 30 to generate an address signal for rearranging characters on the screen, and at the same time, character code data of the character selection RAM 60 to be described later. To read / write The second counter 50 selects a character to be displayed on the character selection ram 60 by an operation signal input through the first switch connection terminal 252, and the character selection ram 60 is a character for display. A write / read address for the display position on the screen is selected and input by the output of the decoder unit 40 to the RAM, and a write / read input from the decoder unit 40 when a character is selected by the second counter 50. The character code stored by the control signal is output, and the oscillator 70 generates a flicker signal indicating the current position on the screen according to the operation of the third switch input through the third switch connection terminal 254. For example, the generator 70 inputs an oscillation signal through the decoder unit 40 when the input of the third switch connection terminal 254 is in the "high" state, thereby "highing" the oscillation signal of the oscillator 70. , The flicker is generated by continuously changing the same area of the character selection ram 60 according to the "low" pulse, and when there is no data of the character selection ram 60 according to the read / write control. When the predetermined code is input to the character generator ROM 90 so that the oscillator 70 detects the oscillator 70 and generates a predetermined instruction image under the control of the analog switch unit 80, the character generator ROM 90 does not have a character in the corresponding region. An image is generated and you can see its status.

아나로그 스위치(80)는 상기 문자선택램(60)의 출력을 문자발생롬(90)으로 전달하되 발진부(70)의 출력유무에 따라 스위칭되어 선택 전송시키고, 문자 발생롬(90)은 문자 패턴에 맞도록 아미지가 내장되어 있어 상기 분주기(10)에서 출력되는 제어신호와 상기 아나로그 스위치부(80)에서 출력되는 데이타 코드에 의해 해당문자가 발생되며, 변환부(100)는 상기 분주기(10)로 입력되는 클럭신호와 제2스위치 접속단(253)을 통해 입력되는 제2스위치의 조작에 의해 발생되는 인에이블 신호에 의해 쉬프트되어 상기 문자 발생롬(90)에서 발생된 병렬 데이타를 직렬로 변환한다. 버퍼회로(110)는 상기 변환부(100)에서 변환된 직렬 데이타를 CRT와 연결된 출력단(256)에서 잘 전송될 수 있도록 버퍼링한다.The analog switch 80 transmits the output of the character selection RAM 60 to the character generation ROM 90, but is switched according to the presence or absence of the output of the oscillation unit 70 to selectively transmit the character generation ROM 90. Corresponding characters are generated by the control signal output from the divider 10 and the data code output from the analog switch unit 80 so that the image is built to fit into the divider 10, and the conversion unit 100 divides the divider. The parallel data generated by the character generation ROM 90 is shifted by the clock signal inputted to the second signal 10 and the enable signal generated by the operation of the second switch inputted through the second switch connection terminal 253. Convert to serial. The buffer circuit 110 buffers the serial data converted by the converter 100 so that the output terminal 256 connected to the CRT can be transmitted well.

상술한 제1도의 블럭구성에 의해 본 발명의 실시에를 간략히 설명하면, 예를 들어, VTR이나 카메라등에서 비디오신호에 문자, 글자 및 부호를 삽입하고자할때 제4스위치 접속단(255)을 통해 입력되는 제4스위치 조작신호에 의해 문자나 글자(Charactor)의 위치를 선택하고, 제1스위치 접속단(252)을 통해 입력되는 제1스위치 조작신호에 의해 문자 및 글자가 선택되도록 한다. 이때 상기 제1스위치 접속단(252), 제4스위치 접속단(255)을 통해 입력되는 제1, 4스위치 조작신호에 따라 수직·수평동기 신호가 입력단(250)을 통해 입력하고, 문자규격(Size) 및 클럭신호 입력단(251)으로 문자 크기 신호와 클럭신호가 입력되어 분주기(10)에서 소정 분주비를 같도록 카운트한다. 상기 분주값에 따라 1문자 도트 메트릭스와 수직·수평블럭이 설정된다. 상기 제1카운터(20)는 제4스위치 접속단(255)을 통해 입력되는 제4스위치 조작 신호를 문자 표시 위치 선정을 위해 카운트한다. 그리고 상기 제1카운터(20)의 값을 게이트부(30)에 입력하면 게이트부(30)에 입력하면 게이트부(30)에서 상기 분주기(10)의 출력을 받아 기준값과 가산하고, 상기 제1카운터(20)의 출력을 받아 논리화하여 화면의 표시될 어드레스에 대한 신호로 출력된다. 상기 게이트부(30)의 출력이 디코더부(40)의 디코딩에 의해 재배열시켜, 화면상의 문자위치 선택신호가 결정된다. 이때 제1스위치 접속단(252)을 통해 제1스위치의 조작에 따라 발생되는 신호를 제2카운터(50)에서 카운트하여 문자선택램(60)으로 입력한다. 상기 제2카운터(50)의 출력과 상기 디코더부(40)으로 부터 입력된 신호에 의해 화면상의 선택된 위치로 표시할 문자 데이타가 문자선태램(60)에서 리드된다. 상기 문자 선택램(60)의 출력 데이타가 아나로그 스위치부(80)를 통해 문자발생롬(90)에 입력되고, 이때 문자발생롬(90)은 분주기(10)에 출력되는 제어신호에 의해 문자 패턴에 따라 문자가 발생되며, 변환부(100)에서는 상기 분주기(10)에서 발생되는 클럭신호에 동기되어 상기 문자발생롬(90)으로 부터 발생된 병렬 문자 데이타가 직렬로 변환되어 출력된다.The embodiment of the present invention is briefly described by the block configuration of FIG. 1 as described above. For example, when a character, a character, and a code are inserted into a video signal by a VTR or a camera, the fourth switch is connected to the terminal 255. The position of the character or the character is selected by the fourth switch operation signal input, and the character and the character are selected by the first switch operation signal input through the first switch connection terminal 252. At this time, the vertical and horizontal synchronization signals are input through the input terminal 250 according to the first and fourth switch operation signals input through the first switch connection terminal 252 and the fourth switch connection terminal 255, and the character standard ( Size) and the clock signal input terminal 251, and the character size signal and the clock signal are input to count the predetermined division ratio in the frequency divider 10. The single character dot matrix and the vertical and horizontal blocks are set according to the division value. The first counter 20 counts the fourth switch operation signal input through the fourth switch connection terminal 255 for the character display position selection. When the value of the first counter 20 is input to the gate part 30, when the value of the first counter 20 is input to the gate part 30, the gate part 30 receives the output of the divider 10 and adds it to a reference value. The output of the counter 20 is received and logicalized and output as a signal for an address to be displayed on the screen. The output of the gate unit 30 is rearranged by the decoding of the decoder unit 40 so that the character position selection signal on the screen is determined. At this time, the signal generated by the operation of the first switch through the first switch connection terminal 252 is counted by the second counter 50 and input to the character selection RAM (60). The character data to be displayed at the selected position on the screen is read by the character selector 60 by the output of the second counter 50 and the signal input from the decoder 40. The output data of the character selection ram 60 is input to the character generation ROM 90 through the analog switch unit 80, and the character generation ROM 90 is controlled by a control signal output to the divider 10. Characters are generated according to a character pattern, and the conversion unit 100 converts the parallel character data generated from the character generation ROM 90 into serial in synchronization with a clock signal generated by the divider 10. .

즉, 상기 변환부(100)에서는 제2스위치 접속단(253)을 통해 입력되는 제2스위치의 조작에 따른 인에이블 신호에 의해 상기 문자발생롬(90)에서 출력된 문자 데이타가 쉬프트되어 직렬로 변환 출력된다. 상기 변환부(100)의 출력은 버퍼회로(110)에서 버퍼링되어 출력단(256)을 통해 소정의 문자가 화면상의 사용자의 원하는 위치에 디스플레이 된다. 그리고 문자선택램(60)의 출력신호가 없을 경우 발진부(70)에서 표시신호(Indicator)를 화면상에 표시 시키게 되고, 디스플레이되는 현재의 문자위치를 알고 싶을 경우 이를 나타낼 수 있게 되는데, 현재 디스플레이 되고 있는 문자를 알고 싶을 때 제3스위치 접속단(254)을 통해 입력되는 제3스위치 조작여부에 따라 발진부(70)의 발진신호가 디코더부(100)를 통해 문자선택램(60)에 입력되어 한 부분을 계속적으로 리드/라이트 한다. 이때 문자선택램(60)에서는 계속 같은 문자코드 데이타가 아나로그 스위치부(80)를 통해 문자 발생롬(90)으로 일정주기로 입력하되, 리드/라이트의 동작주기와 동일하므로 상기 동일데이타가 변환부(100) 및 버퍼회로(110)를 출력될때 CRT상의 문자는 플리커로 발생된다. 그러나 문자선택램(60)에서 문자 코드 데이타가 없음이 발진부(70)에서 감지되면 발진부(70)의 제어로 아나로그 스위치부(80)를 스위칭하고 표시 지시기를 구동하여 이 구동값이 아나로그 스위치부(80)를 지나 문자발생롬(90)에 입력된다. 이때 문자발생롬(90)의 지정된 번지에서 표시할 문자가 없는 데 다른 문자 이미지 패턴이 발생되어 변환부(100)에서 변환되고 버퍼회로(110)에서 완충시켜 화면사엥 디스플레이 되어지므로 현재 위치와 표시할 데이타의 유무를 사용자가 쉽게 알 수 있다.That is, the conversion unit 100 shifts the character data output from the character generation ROM 90 by the enable signal according to the operation of the second switch input through the second switch connection terminal 253 and serially. The output is converted. The output of the conversion unit 100 is buffered in the buffer circuit 110 so that a predetermined character is displayed at the desired position of the user on the screen through the output terminal 256. And when there is no output signal of the character selection ram 60, the oscillator 70 displays a display signal (Indicator) on the screen, and if you want to know the current position of the character to be displayed, it can be displayed, which is currently displayed The oscillation signal of the oscillation unit 70 is input to the character selection RAM 60 through the decoder unit 100 according to whether the third switch operation is input through the third switch connection terminal 254 when the desired character is to be known. Continue reading / writing parts. In this case, the same character code data is continuously input to the character generation ROM 90 through the analog switch unit 80 at the character selection RAM 60 at the same time as the operation period of the read / write. When outputting the 100 and the buffer circuit 110, the characters on the CRT are generated as flicker. However, if no character code data is detected by the oscillation unit 70 in the character selection ram 60, the analog switch unit 80 is switched under the control of the oscillation unit 70 and the display indicator is driven to drive the display value. Passed through the unit 80 is input to the character generation ROM (90). At this time, there is no character to display at the specified address of the character generator ROM 90, but another character image pattern is generated and converted by the conversion unit 100 and buffered by the buffer circuit 110 to be displayed on the screen. Users can easily see the presence or absence of data.

제2도는 본 발명에 따른 제1도의 구체회로도로서, 수평동기신호를 입력하기 위해 입력단(1)를 제1선택부(SL1)에 연결하며, 상기 제1선택부(SL1)는 앤드게이트(A1)를 지나 제1분주기(DV1)와 제2분주기(DV2)와 직렬로 연결되며, 클럭신호를 입력하기 위해 입력단(3)을 상기 제2선택부(SL2)에 연결하며, 상기 제2선택부(SL2)와 앤드게이트(A2)를 지나 제3분주기(DV3)와 제4분주기(DV4)와 직렬로 연결되고, 수직동기 신호를 입력하기 위해 입력단(2)을 상기 제1선택부(SL1), 제1, 2분주기(DV1-DV2)의 클리어단에 접속하며, 상기 수평동기신호가 입력되는 입력단(1)을 제2선택부(SL2)와 제3분주기(DV3) 및 제4분주기(DV4)의 클리어단에 접속하고, 문자 규격선택신호가 입력되는 입력단(9)을 제1, 2선택부(SL1,SL2)의 선택단에 연결하며, 제2분주기(DV2), 제4분주기(DV4)의 캐리출력을 인버터(N1,N2)를 통해 앤트(AND)게이트(A1,A2)로 입력되도록 궤환시켜 구성된 부분이 분주기(10)에 대응하고, 제4스위치(SW4)의 조작에 의해 입력되는 신호를 제4스위치 접속단(255)으로 받아 카운트되며 후술하는 발진기(X-TAL)에서 출력되는 제어신호에 의해 상기 카운트된 값을 출력하도록 구성된 부분이 제1카운터(20)에 대응하며, 상기 분주기(10)의 출력을 가산기(ADD1-ADD2)에서 기준값과 가산하여 제1, 2게이트(AND1,AND2)에 입력하고 제1카운터(20)의 출력을 상기 제1게이트(AND1)에 입력한 후 논리화하여 반전게이트(N3)를 통한 후술하는 발진기(X-TAL)의 발생 출력 제어신호에 의해 제2게이트(AND2)로 출력되도록 구성된 부분이 게이트부(30)에 대응하고, 상기 게이트부(30)의 가삿ㄴ기(ADD1-ADD2)의 출력을 디코더(DEC)으로 입력하여 상기 디코더(DEC)에서는 문자선택램(60)의 문자위치 어드레스신호를 발생하며 발진기(X-TAL)의 출력과 상기 제1, 2게이트(AND1, AND2)의 출력에 따라 상기 제3게이트(AN3)에서는 문자선택램(60)의 리드/라이트 제어신호를 발생하도록 구성된 부분이 디코더부(40)에 대응하며, 제1스위치(SW1)의 조작에 따라 입력되는 신호를 제1스위치 접속단(252)으로 받아 카운트하는 제2카운터(50)는 제1도와 동일 부로를 사용하고, 상기 디코더부(40)의 출력단이 문자선택램(60)의 어드레스 버스에 연결되고 상기 제2카운터(50)의 출력신호단이 문자선택램(60)의 데이타버스에 연결되어지고, 상기 디코더부(40)의 제3게이트(AND3)의 출력단이 리드/라이트 제어단(R/W)에 연결되고 디코더(DEC)의 출력단이 어드레스 버스에 연결되어 문자위치 및 선택에 따른 신호에 의해 저장된 문자코드 데이타를 출력사는 문자선택램(60)도 제1도와 동일 부호를 사용하며, 상기 문자선택램(60)의 출력단에 접속된 아나로그 스위치부(80)도 제1도와 동일부호를 사용하고, 제3스위치(SW3)의 조작에 따라 제3스위치 접속단(254)으로 입력되는 신호에 의해 발진기(X-TAL)가 구동되어 제어기(CT)가 제어되며, 이에따라 아나로그 스위치부(80)가 제어되고, 표시신호 발생기(IND)로 부터 출력된 신호가 제어기(CT)를 통해 스위칭된 아나로그 스위치(80)에 입력되고, 상기 문자선택램(60)의 해당위치 문자 코드 데이타 유무에 상기 표시신호발생기(IND) 출력을 제어하는 앤드게이트(A3)로 구성된 부분이 발진부(70)에 대응하며, 상기 아나로그 스위치부(80)의 데이타 출력에 따라 문자가 발생되도록 문자 패턴과 현재 위치표시를 알리는 패턴이 내장된 문자발생롬(90)과 상기 문자발생롬(90)에서 출력되는 병렬 데이타를 직렬로 변환하는 변화부(100)와, 상기 변환부(100)의 출력을 버퍼링하는 버퍼회로(110)도 제1도와 동일 참조부호를 사용한다.2 is a detailed circuit diagram of FIG. 1 according to the present invention, in which an input terminal 1 is connected to a first selector SL1 for inputting a horizontal synchronization signal, and the first selector SL1 is an AND gate A1. ) Is connected in series with the first divider DV1 and the second divider DV2, and connects the input terminal 3 to the second selector SL2 to input a clock signal. The first selector 2 is connected to the third divider DV3 and the fourth divider DV4 through the selection unit SL2 and the AND gate A2, and the input terminal 2 is selected to input a vertical synchronization signal. The input terminal 1 to which the horizontal SL signal is input is connected to the clear terminal of the first and second dividers DV1 and DV2, and the second selector SL2 and the third divider DV3. And an input terminal 9 to which the character specification selection signal is input, is connected to selection terminals of the first and second selection units SL1 and SL2, and connected to a clear terminal of the fourth divider DV4. DV2) and the carry output of the fourth divider DV4 to the inverters N1 and N2. A portion configured to be fed back to the AND gates A1 and A2 through the second switch corresponds to the divider 10 and receives a signal input by an operation of the fourth switch SW4. And a part configured to output the counted value by a control signal output from an oscillator (X-TAL), which will be described later, corresponds to the first counter 20 and adds the output of the divider 10 to the adder ( In addition to the reference value in ADD1-ADD2, the first and second gates AND1 and AND2 are inputted, and the output of the first counter 20 is inputted to the first gate AND1, and then logicalized. The portion configured to be output to the second gate AND2 by the generation output control signal of the oscillator X-TAL to be described later corresponds to the gate portion 30, and the moving portion of the gate portion 30 is ADD1. Inputting the output of ADD2) to the decoder DEC, and the character position address of the character selection RAM 60 in the decoder DEC. Generates a signal and generates a read / write control signal of the character selection RAM 60 at the third gate AN3 according to the output of the oscillator X-TAL and the outputs of the first and second gates AND1 and AND2. The second counter 50 which corresponds to the decoder 40 corresponds to the decoder 40 and receives and counts a signal input by the first switch connection terminal 252 according to the operation of the first switch SW1. By using a blower, the output terminal of the decoder unit 40 is connected to the address bus of the character selection ram 60 and the output signal terminal of the second counter 50 is connected to the data bus of the character selection ram 60. The output terminal of the third gate AND3 of the decoder unit 40 is connected to the read / write control terminal R / W and the output terminal of the decoder DEC is connected to the address bus so that the signal according to the character position and selection The character selection RAM 60 also uses the same code as the first figure for outputting the character code data stored by the " 1 " The analog switch unit 80 connected to the output terminal of the character selection ram 60 also uses the same reference numeral as in FIG. 1, and moves to the third switch connection terminal 254 in accordance with the operation of the third switch SW3. The oscillator X-TAL is driven by the input signal to control the controller CT. Accordingly, the analog switch unit 80 is controlled, and the signal output from the display signal generator IND is controlled by the controller CT. An oscillator is inputted to the analog switch 80 switched through the oscillator, which comprises an AND gate A3 for controlling the output of the display signal generator IND in the presence or absence of the corresponding position character code data of the character selection RAM 60. Corresponding to (70), the character generation ROM (90) and the character generation ROM (90) with a built-in pattern indicating the character pattern and the current position display so that characters are generated according to the data output of the analog switch unit 80 Change unit 100 for converting the parallel data output from the serial and, The buffer circuit 110 for buffering the output of the converter 100 also uses the same reference numerals as in FIG.

제4도는 1문자에 대한 디스플레이 예시도이며, 제5도는 메모리 어드레스와 CTR화면과의 위치관계를 나타낸 예이다.4 shows an example of display of one character, and FIG. 5 shows an example of a positional relationship between a memory address and a CTR screen.

따라서 본 발명의 구체적 실시에를 상술한 도면에 의거 상세히 설명하면, 예를 들어, VTR이나 카메라등에서 비디오신호에 소정의 문자 및 글자를 삽입하여 소정의 화면상에 사용자가 임의대로 디스플레이 시키려할때 제4스위치(SW4)에 의해 문자를 삽입할 위치를 선택하고, 제1스위치(SW1)에 의해 문자나 글자를 선택하는데, 일반적으로 CRT상에 글자를 표시할 때 제4도에 나타낸 예시도와 같이 12×16의 메트릭스를 많이 사용한다. 즉, 수직으로 사용되는 라인은 TV의 수평 스켄수와 같으므로 통상 TV의 오버 스켄라인(Over Scanning)를 고려하여 190라인 곧 문자를 12줄 정도만을 사용한다. 그리고 TV의 종 : 횡비는 3 : 4정도이므로 수평으로도 290라인 정도가 적당하며, 수평라인의 수는 제2도의 입력단(3)으로 입력되는 클럭주파수에 의하여 좌우된다. 또한, 수평동기신호 입력단(1)으로 입력되는 신호와 클럭입력단(3)으로 입력되는 신호를 제1, 2선택부(SL1,SL2)와 앤드게이트(A1,A2)를 통해 제1-제4분주기(DV1-DV4)에서 2로 나누면 문자가 4배로 크게되며, 이때 문자 라인수는 현재보다 절반으로 줄어진다. 그리고 문자발생 롬(90)은 제3도에서와 같이 내부 16어드레스가 각 문자의 수평 16라인을 구성하고 있어서 문자단위는 16비트씩 된다. 제3도에서 제2도의 문자 발생롬(90)의 2번째 문자인 "0"에 대하여 문자발생롬(90)의 벡터(Vector)를 보면 제4(b)도와 같으며, 화면상의 배치는 제4(a)도와 같다. 그리고 문자선택램(60)의 어드레스가 "0"번지이면 제5도와 같이 좌측을 뜻하고, "11F"번지이면 하측 우단이 대응된다. 따라서 소정의 문자나 숫자를 영상신호에 삽입할 경우 문자 규격 선택 신호 입력단(9)으로 입려고디는 신호에 의해 문자 사이즈가 결정된다. 이 신호가 "하이"이면 입력단(1)을 통한 수평 동기신호와 입력단(3)을 통한 클럭신호가 그대로 입력되고, "로우"일때 상기 입력단(1,3)의 입력신호를 제1-4분주기(DV1-DV4)에서 각각 2분주하여 상기 문자보다 4배크기로 할 수 있다.Therefore, a specific embodiment of the present invention will be described in detail with reference to the above-described drawings. For example, when a user wants to display an arbitrary character on a predetermined screen by inserting predetermined characters and characters into a video signal in a VTR or a camera, 4 Select the position to insert the character by the switch SW4 and select the character or the character by the first switch SW1. Generally, when displaying the character on the CRT, as shown in FIG. I use a lot of × 16 metrics. That is, since the lines used vertically are the same as the number of horizontal scans of a TV, only about 190 lines or 12 characters are used in consideration of TV overscanning. Since the aspect ratio of the TV is about 3: 4, 290 lines are also suitable horizontally, and the number of horizontal lines depends on the clock frequency input to the input terminal 3 of FIG. In addition, the signals input to the horizontal synchronous signal input terminal 1 and the signals input to the clock input terminal 3 are first to fourth through the first and second selection units SL1 and SL2 and the AND gates A1 and A2. Dividing by 2 in the divider (DV1-DV4) makes the character four times larger, with the number of character lines being cut in half. In the character generating ROM 90, as shown in FIG. 3, the internal 16 addresses constitute horizontal 16 lines of each character, and the character unit is 16 bits. Referring to the vector (Vector) of the character generation ROM 90 with respect to the second character "0" of the character generation ROM 90 of FIG. 3, FIG. 4 is the same as the diagram (b) of FIG. Same as 4 (a). If the address of the character selection RAM 60 is "0", it means the left side as shown in FIG. 5, and if it is "11F", the lower right end corresponds. Therefore, when a predetermined character or number is inserted into the video signal, the character size is determined by the signal intended to be input to the character standard selection signal input terminal 9. When the signal is "high", the horizontal synchronizing signal through the input terminal 1 and the clock signal through the input terminal 3 are input as they are, and when the signal is "low", the input signal of the input terminals 1 and 3 is inputted for 1-4 minutes. In each cycle (DV1-DV4), it can be divided into two and 4 times larger than the above characters.

즉, 제1분주기(DV1)에서는 16개의 입력신호를 수직동기신호의 입력단(2)으로 입력되는 신호에 의해 수평라인을 분주하여 제2분주기(DV2)는 횡측의 12블럭이 결정되지만, 최상단으로 부터 2개 블럭은 제5도의 "X1, X2"로 도시한 바와같이 (X1), (X2)는 디스플레이되지 않은 영역이므로 제2분주기(DV2)에서 14분주한 후 이어서 접소된 가산기(ADD1)에 의해 -2를 처리하여 준다. 한편, 제2분주기(DV2)의 출력이 "0"이면, 출력이 14가 되어서 디코더(DEC)에서 디스플레이 하지 않은 영역(X1,X2)으로 처리한다. 그러므로 디코더(DEC)는 제2분주기(DV2)의 출력이 0-12일때면 디스플레이 영역으로 인지하고, 상기 제2분주기(DV2)의 출력에서 캐리(Carry)가 있으면, 즉, 제2분주기(DV2)가 15를 카운트하면 제1분주기(DV1)의 입력측에 앤드게이트(A1)의 입력이 "0"이 되어서 제1분주기(DV1)의 클럭은 입력되지 않는다. 제3분주기(DV3)와 제4분주기(DV4)도 상술한 동작과 동일한 원리로 1수평라인에서 문자 및 블럭을 선택한다. 그리고 제4스위치(SW4)조작에 의해 제4스위치 접속단(255)으로 입력되는 신호를 제1카운터(20)에서 카운트하여 문자를 디스플레이할 위치를 선택하는데, 이는 발진기(X-TAL)에서 발생되는 신호에 의해 제어받는다. 따라서 상술한 제1, 2분주기(DV1), (DV2)에 수평측 1문자에 대한 도트와 블럭을, 제3, 4분주기(DV3), (DV4)에 의해 수직측 1문자에 대한 도트와 블럭을 설정하고, 제1카운터(20)에서 문자를 표시할 위치가 설정하는데, 제1카운터(20)는 발진기(X-TAL)의 발진에 따라 "하이"일때 동작을 하며, 제4스위치(SW4)의 조작에 의해 가운트 값이 증가하게 되는데 제1카운터(20)의 출력의 가산기(ADD1,ADD2)의 출력과 같게될 경우 제1, 2게이트(AND1,AND2)출력이 모두 "하이"가 된다. 즉, 제1게이트(AND1), 제2게이트(AND2)는 익스클루시브노아(EX-NOR)를 사용하여 제1-4분주기(DV1-DV4)를 통해 가변기(ADD1,ADD2)의 가산 값과 제1카운터(20)의 입력이 같을때를 감지하며 이때는 전부 "1"이 된다. 상기 가산기(ADD1)의 출격은 4비트이고 가산기(ADD2)는 5비트 데이타이다.That is, in the first divider DV1, the horizontal lines are divided by the 16 input signals to the input terminal 2 of the vertical synchronization signal, and the second divider DV2 determines 12 horizontal blocks. The two blocks from the top are shown as " X1, X2 " in FIG. 5, so that (X1) and (X2) are not displayed areas, so 14 minutes are divided in the second divider DV2, and then the added adder ( -2 is processed by ADD1). On the other hand, if the output of the second divider DV2 is " 0 ", the output becomes 14 and the decoder DEC processes the areas X1 and X2 that are not displayed. Therefore, the decoder DEC recognizes the display area when the output of the second divider DV2 is 0-12, and there is a carry at the output of the second divider DV2, that is, the second divider. When the period DV2 counts 15, the input of the AND gate A1 becomes "0" on the input side of the first divider DV1, and the clock of the first divider DV1 is not input. The third divider DV3 and the fourth divider DV4 also select characters and blocks in one horizontal line on the same principle as the above-described operation. In addition, a signal input to the fourth switch connection terminal 255 by the fourth switch SW4 is counted by the first counter 20 to select a position to display a character, which occurs in the oscillator X-TAL. It is controlled by the signal. Therefore, dots and blocks for one horizontal character on the first and second dividers DV1 and DV2 are described, and dots for one vertical character on the third and fourth dividers DV3 and DV4. And block, and the position to display the character on the first counter 20 is set, the first counter 20 operates when the "high" according to the oscillator (X-TAL) oscillation, the fourth switch When the SWIT value is increased by the operation of (SW4), when the output of the first counter 20 is equal to the output of the adders ADD1 and ADD2, the outputs of the first and second gates AND1 and AND2 are all high. "Becomes. That is, the first gate AND1 and the second gate AND2 add the variable devices ADD1 and ADD2 through the first to fourth dividers DV1 to DV4 using EXNO-OR. Detects when the value is equal to the input of the first counter 20, in which case all of them are “1”. The adder ADD1 has 4 bits and the adder ADD2 has 5 bits of data.

상기 가산기(ADD1,ADD2)의 출력에 의해 문자선택램(60) 즉, CRT상의 어드레스 위치를 디코더(DEC)에 의해 블럭을 재밸열한다. 그리고 제1, 2게이트(AND1,AND2)의 출력에 의한 제3게이트(AND)의 출력이 문자선택램(60)의 리드/라이트 모드를 제어한다. 예를들어, 가산기(ADD1)의 출력이 "1"(0001)이고, 가산기(ADD2)의 입력이 "0"(00000)이면 디코더(DEC) 입력은 000100000이 되어서 헥사(Hex)코더로 상기 "100000"을 4비트씩 나누어서 생각하면 20H가 되어 제5도에 표시한 예와 같으며, 이 어드레스가 수평으로 8블럭이 쉬프트(Shift)되어 나타난다. 즉 종축으로 2번째, 횡축으로 1번째로 18H가 되어야 하므로 디코더(DEC)에서 입력된 데이타를 재배열하게 된다. 또한 가산기(ADD1)의 출력이 1(0001), 가산기(ADD2)의 출력이 1 (00001)인 경우의 디코더(DEC) 출력은 000100001이 되어 헥사코드로 변환하면 21H가 되고, 가산기(ADD1)는 "4"(0100), 가산기(ADD2)의 출력이 "0"(00000)경우 디코더(DEC) 출력은 0100010000DL EHLDJ 80H가 된다. 그리고 제1카운터(20)는 출력 제어단자인 발진기(X-TAL)에 의하여 제어받음으로서 제1게이트(AND1), 제2게이트(AND2)의 출력을 온, 오프하면서 제3카운터(AND3)를 통해 상기 어드레싱된 문자선택램(60)을 리드/라이트로 제어하게 된다. 이러서 디코더(DEC)출력에 의해 문자선택램(60)으로 입력되는 어드레스 신호에 의해 선택되어 문자선택을 위한 제1스위치 접속단(252)으로 입력되는 신호를 제2카운터(50)에 카운트하여 문자선택램(60)에서 문자를 선택하는데, 제3스위치(SW3)의 "하이"상태에서 세팅이 된다. 따라서 상술한 디코더(DEC)에서 출력된 데이타가 문자의 위치를 선택되고, 제2카운터(50)의 출력에 의해 문자가 선택되면 이 데이타가 문자선택램(60)에 입력되어 발진기(X-TAL)에서 출력되는 제어 신호에 의해 제3게이트(AND3)에서 출력되는 신호가 문자선택램(60)의 기입/독축(Write/Read)을 위한 제어신호가 되는데 "하이"일때 기입모드이고, "로우"일때 독출모드가 된다.The outputs of the adders ADD1 and ADD2 rebalance the blocks by the decoder DEC to the character selection RAM 60, that is, the address position on the CRT. The output of the third gate AND by the output of the first and second gates AND1 and AND2 controls the read / write mode of the character selection RAM 60. For example, if the output of the adder ADD1 is "1" (0001), and the input of the adder ADD2 is "0" (00000), the decoder DEC input is 000100000, and the " If 100000 "is divided by 4 bits, it becomes 20H, and it is the same as the example shown in FIG. 5, and this address appears to shift 8 blocks horizontally. That is, since the second axis in the vertical axis and the first axis in the horizontal axis should be 18H, the data input from the decoder DEC is rearranged. In addition, the decoder DEC output when the output of the adder ADD1 is 1 (0001) and the output of the adder ADD2 is 1 (00001) becomes 000100001. If "4" (0100) and the output of the adder ADD2 is "0" (00000), the decoder DEC output becomes 0100010000DL EHLDJ 80H. The first counter 20 is controlled by the oscillator X-TAL, which is an output control terminal, thereby turning on and off the outputs of the first and second gates AND1 and AND2. The addressed character selection ram 60 is controlled through the read / write through the above. Thus, a signal selected by the address signal input to the character selection RAM 60 by the decoder (DEC) output and input to the first switch connection terminal 252 for character selection is counted to the second counter 50. The character is selected by the character selection ram 60, which is set in the "high" state of the third switch SW3. Therefore, when the data output from the above-described decoder DEC selects the position of the character, and the character is selected by the output of the second counter 50, the data is input to the character selection RAM 60 to oscillator X-TAL. ), The signal output from the third gate AND3 becomes a control signal for writing / reading of the character selection RAM 60 by the control signal outputted from the " high " "When in read mode.

독출모드에서는 문자선택램(60)으로부터 문자나 숫자에 대한 디지트가 아나로그 스위치부(80)에 입력되어 문자 발생롬(90)으로 입력되고, 문장 대한 데이타가 없는 상태에서는 앤드게이트(A3)은 "로우"로 출력되어 표시신호발생기(IND)를 인에이블 한다. 이에따라 제어기(CT)는서 표시 신호발생기(IND)의 구동신호를 받아 아나로그 스위청부(80)를 제어한다. 이때 상기 아나로그 스위치부(80)는 상기 문자선택램(60)의 출력을 입력받지 않도록 차단되고, 상기 표시신호발생기(IND)에서 발생되고, 상기 제어기(CT)를 통한 출력을 받아들이어 문자발생롬(90)에 입력하면 제3도아 같이 2BH로 지정하므로 표시할 문자가 없는데 따른 소정의 이미지 패턴이 발생된다. 그리고 현재 디스플레이되는 문자위치를 알고자 할 경우 제3스위치(SW3)의 조작에 따라 발진기(X-TAL)의 구동으로 제3게이트(AND3)의 출력에 의해 문자선택램(60)의 리드/라이트단(R/W)을 계속적으로 제어하여 같은 번지만 리드/라이트 된다. 즉, 같은 데이타가 반복하여 문자발생롬(90)으로 인가될때 같은 문자 패턴이 소정의 주파수(30HZ)로 발생되어 플리크 현상이 발생될때 현재 위치를 알 수 있다. 문자 데이타가 있는 경우에는 아나로그 스위치부(80)가 문자선택램(60)의 출력을 받아들이므로서 이출력데이타가 문자발생롬(60)의 어드레스를 지정하여 문자패턴에 따라 프로그램된 문자를 발생하여 병렬로 변환부(100)에 입력되면 제2스위치(SW2)의 제어에 의해 인에이블 되어 직렬로 변환되어 버퍼회로(110)를 통해 출력단(7)을 통해 화면상에 디스플레이된다. 즉, 이출력은 CRT화면의 횡축 비트를 결정하는 것으로서 제4(a)도의 1-12번째의 위치에 맞는 상태가 출력된다.In the read mode, the digits for letters or numbers are input to the analog switch unit 80 from the character selection ram 60 and input to the character generation ROM 90. In the state where there is no data for the sentence, the AND gate A3 Outputs "low" to enable the display signal generator (IND). Accordingly, the controller CT receives the driving signal of the display signal generator IND to control the analogue sweeping unit 80. At this time, the analog switch unit 80 is blocked so as not to receive the output of the character selection ram 60, is generated in the display signal generator (IND), receives the output through the controller (CT) to generate characters When input to the ROM 90, 2BH is designated as shown in FIG. 3, so that a predetermined image pattern is generated in which there are no characters to display. In order to know the currently displayed character position, the read / write of the character selection ram 60 is driven by the output of the third gate AND3 by driving the oscillator X-TAL according to the operation of the third switch SW3. The stage (R / W) is continuously controlled so that only the same time is read / written. That is, when the same data is repeatedly applied to the character generation ROM 90, the same character pattern is generated at a predetermined frequency 30HZ, so that the current position can be known when the flicker phenomenon occurs. If there is character data, the analog switch unit 80 receives the output of the character selection RAM 60, and this output data specifies the address of the character generation ROM 60 to generate characters programmed according to the character pattern. When input to the converter 100 in parallel is enabled by the control of the second switch (SW2) is converted in series and displayed on the screen through the output terminal 7 through the buffer circuit 110. In other words, this output determines the horizontal axis bit of the CRT screen, and the state corresponding to the 1-12th position in FIG. 4 (a) is output.

상술한 바와 같이 CRT상에 문자를 사용자 임의로 위치를 선택하여 용이하게 표시할수있으며, 마이크로 프로세서를 사용하지 않아도 되므로 개발 기간을 줄일수 있으며, 커스텀 IC화 할수있어 저가로 범용 시스템을 공급 할수있는 이점이 있다.As described above, characters can be easily displayed on the CRT by selecting a user's arbitrary position, and a development time can be reduced because a microprocessor is not required, and a custom IC can be provided to provide a general-purpose system at low cost. .

Claims

In the CRT character generator, a divider (10) for setting a single character dot matrix and a vertical and horizontal scan block on the screen by the vertical / horizontal synchronization signal input terminal 250, the character specification setting, and the clock signal input terminal 251. ), A first counter 20 for selecting a character position on the screen by a fourth switch operation, and a gate on which screen position selection data is determined by receiving outputs of the divider 10 and the first counter 20. A decoder 30 for rearranging the output of the gate portion 30 on the screen and generating a read signal to write / read the stored character data code, and the memory by the operation signal of the first switch. A display position address on the screen is selected by the output of the decoder 40 as a second counter 50 for selecting a character to be displayed in the display, and a character is selected by the second counter 50 as a display character RAM; By the write / read control signal Controls the generation of flicker that informs the current position on the screen by the access character selection ram 60 and the third switch operation signal and the output of the first counter 20, the gate 30, and the decoder 40. And an oscillator 70 for controlling access to the character generator RAM 60, and an analog switch, which is switched according to the output of the character selector 60 and the oscillator 70 to select input data. And a character generator ROM 90 in which an image according to a character pattern is embedded so that a character selected by the analog switch output signal is generated when the divider 10 is issued. A converter 100 for shifting the parallel data of the character generator ROM 90 in series by being shifted by the clock signal inputted by the clock signal and the enable signal of the second switch, and the serial data converted by the converter 100; It consists of a buffer circuit 110 for buffering the CRT character generation device as.