KR890001799B1 - 모니터의 모드절환 및 수직동기신호 극성절환회로 - Google Patents
모니터의 모드절환 및 수직동기신호 극성절환회로 Download PDFInfo
- Publication number
- KR890001799B1 KR890001799B1 KR1019860003938A KR860003938A KR890001799B1 KR 890001799 B1 KR890001799 B1 KR 890001799B1 KR 1019860003938 A KR1019860003938 A KR 1019860003938A KR 860003938 A KR860003938 A KR 860003938A KR 890001799 B1 KR890001799 B1 KR 890001799B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- polarity
- transistor
- output
- monitor
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 모드절환회로도.
제2도는 본 발명의 모드절환 및 수직동기신호 극성절환회로도.
제3도 및 제4도는 제2도의 각부 출력파형도.
* 도면의 주요부분에 대한 부호의 설명
MM1,MM2: 단안정 멀티바이브레이터 Q1-Q9: 트랜지스터
R1-R9: 저항 D1,D2: 다이오드
본 발명은 컴퓨터 그랙픽용으로 사용되는 모니터에 있어서, 주파수가 서로다른 제1, 제2수평EHD기신호로 부터 모드절환신호를 자동으로 검출하고, 제1, 제2수평동기신호가 입력됨에 따라 정극성, 부극성으로 각기 다르게 입력되는 수직 동기신호의 극성을 항상 정극성으로 출력되게 한 모니터의 모드절환 및 수직동기신호 극성절환회로에 관한 것이다.
일반적으로 컴퓨터 그랙픽용 모니터로서는 티티엘(TTL)레벨 모니터가 사용되는데 이 티티엘 레벨 모니터는 수평동기신호의 주파수가 하나로 고정되어 있으므로 다른 주파수의 수평동기신호에 의해 고화질 재현을 요구하는 컴퓨터 그랙픽용 모니터로는 사용이 불가하여 모니터의 호환성 및 품질이 저하되었다. 또한, 종래에는 제1도에 도시한 바와같이 수직동기신호 입력단자(VSI)에 입력된 수직동기 신호가 절환스위치(4)의 일측고정단자(a)에는 직접 인가됨과 동시에 그의 타측고정단자(b)에는 인버터(I1)를 통하여 인가되며, 또한 상기 수직동기신호는 저주파필터(1)를 통하고, 직류레벨보정부(2)를 통하면서 그 수직동기신호의 극성이 판별되어 스위치회로(3)에 인가됨과 동시에 절환스위치(4)의제어단자에 인가되며, 이때 수직동기신호의 극성이 정극성인 경우에는 절환스위치(4)가 그의 일측고정단자(a)에 접속되고, 부극성인 경우에는 절환스위치(4)가 그의 타측고정단자(b)에 접속되어 수직동기신호 출력단자(VSO)에는 항상 정극성의 수직동기신호가 출력되며, 또한 수직동기신호의 극성인 정극성인 경우에는 스위칭회로(3)가 16색 모드로 절환되고 부극성인 경우에는 스위칭회로(3)가 64색 모드로 절환되게 구성되어 있다. 여기서, 스위칭회로(3)는 수평주파수가 다름으로 인하여 나타나는 여러가지 문제점을 보정하기 위한 회로로, 일예를 들면 수평화면크기, 수평동기, 수직화면크기등을 조절해주는 회로이다. 그러나, 이러한 종래의 회로에 있어서는 수직동기신호의 극성을 이용하여 모드절환을 수행하게 되므로 모드 절환시간에 수평동기가 틀어지는 등 많은 문제점이 발생하였고, 그 이유는 수직동기신호가 수평동기신호에 비해 매우 넓은 펄스폭을 가지고 있기 때문이다.
본 발명은 이러한 점을 감안하여, 주파수가 서로다른 제1, 제2 수평동기신호의 펄스폭을 단안정 멀티바이브레이터로 판별하여 모드 절환신호를 출력하고, 이 모드절환신호를 이용하여 스위칭회로의 모드를 절환함과 동시에 정극성, 부극성의 수직동기신호를 항상 정극성의 수직동기신호로 출력하게 창안한 것으로, 이를 첨부된 본 발명의 도면에 의하여 상세히 설명하면 다음과 같다.
제2도는 본 발명의 모드절환 및 수직동기신호 극성절환 회로도로서 이에 도시한 바와같이, 수평동기신호입력단자(HSI)를 수평도기 신호 출력단자(HSO)에 접속함과 아울러 저항(R1) 및 콘덴서(C1)와, 저항(R2) 및 콘덴서(C2)에 의해 각기 다른 지연시간을 가지는 단안정 멀티바이브레이터(MM1),(MM2)를 통하여 모드절환신호 출력단자(MSO)에 접속하고, 그 단안정 멀티바이브레이터(MM2)의 출력측을 트랜지스터(Q1),(Q4)의 베이스에 공통 접속하여 트랜지스터(Q1)의 에미터는 저항(R6)을 통해 트랜지스터(Q2)의 콜렉터에 접속하고, 트랜지스터(Q4)의 에미터는 트랜지스터(Q3)의 에미터에 접속한다. 한편, 수직동기신호 입력단자(VSI)는 저항(R4),(R5)을 각각 통해 상기 트랜지스터(Q2),(Q3)의 베이스에 접속하고, 트랜지스터(Q4)의 콜렉터는 저항(R7)에 접속함과 아울러 트랜지스터(Q2),(Q4)의 콜렉터를 다이오드(D1)(D2)를 각각 통해 저항(R8) 및 트랜지스터(Q5)의 베이스에 접속된 저항(R9)에 공통접속하고, 이 트랜지스터(Q5)의 콜렉터를 수직동기신호 출력단자(VSO)에 접속하여 구성한 것으로, 상기에서 저항(R1) 및 콘덴서(C1)에 의한 단안정 멀티바이브레이터(MM1)의 지연시간(T1)은 t-1 단, tw1은 주파수가 많은 제1수평동기신호의 펄스폭이고, tw2은 주파수기 적은 제2수평동기신호의 펄스폭이다. 로 되고, 저항(R2) 및 콘덴서(C2)에 의한 단안정 멀티바이브레이터(MM2)의 지연시간(T2)은 T2 tw2로 되게 설정되어 있다. 또한, 모드절환신호 출력단자(MSO)에 고전위 신호가 출력될때 16색 모드로절환되고, 저저위 신호가 출력될때 64색 모드로 절환되게 되어있다.
도면의 설명중 비설명 부호 B1 +,B2 +는 전원단자이다. 이와같이 구성된 본 발명의 작용효과를 상세히 설명하면 다음과 같다. 전원단자(B1 +),(B2 +)에 전원이 인가된 상태에서 수평동시신호 입력단자(HSI)에 제3(a)도에 도시한 바와 같이 주파수가 많은(펄스폭이 작은)제1수평동기신호가 입력되면, 그 수평동기신호는 수평도기신호 출력단자(HSO)에 출력됨과 동시에 단안정 멀티바이브레이터(MM1)의 입력측에 인가된다. 따라서, 단안정 멀티바이브레이터(MM1)의 출력측에는 제3(b)도에 도시한 바와같이이 고전위신호가 출려되어 단안정멀티바이브레이터(MM2)의 입력측에 인가된다. 그런데, 상기에서 단안정 멀티바이브레이터(MM2)의 지연시간(T2)의 제2수평동기신호의 펄스폭(tw2)보다 크게 설정되어 있으므로 그의 출력측에서는 제3(c)도에 도시한 바와같이 저전위 신호가 출력된다.
이 저전위신호는 모드절환신호 출력단자(MSO)에 출력되므로 64색 모드로 절환되고, 또한 상기 저전위신호는 트랜지스터(Q1)를 오프시키고,트랜지스터(Q4)를 온상태로 만든다. 따라서, 이때 수직동기신호 입력단자(VSI)에 제3(d)도에 도시한 바와같은 부극성의 수직동기신호가 입력되면, 이 부극성의 수직동시 신호는 저항(R4),(R5)을 각각 통해 트랜지스터(Q2),(Q3)의 베이스에 인가되지만, 이때 상기에서와 같이 트랜지스터(Q1)는 오프되어 있으므로 트랜지스터(Q2)의 콜렉터측에는 제3(e)도에 도시한 바와같이 저전위 신호가 출력되고, 트랜지스터(Q4)는 온상태를 유지하므로 그의 콜렉터에는 제3(f)도에 도시한 바와 같은 파형신호가 출력된다.
이 출력신호는 다이오드(D2)를 통해 저항(R8)에 제3(g)도에 도시한 바와같이 인가되어 트랜지스터(Q5)의 베이스에 인가되므로그의 콜렉터인 수직동기신호 출력단자(VSO)에는 제3(h)도에 도시한 바와같이 정극성의 수직동기신호가 출력된다. 한편, 수평동기신호 입력단자(HSI)에 제4(a)도에 도시한 바와같이 주파수가 적은 (펄스폭이 큰) 제2수평동기신호가 입력되면, 그 수평동기신호는 수평도기신호 출력단자(HSO)에 출력됨과 동시에 단안정 멀티바이브레이터(MM1)의 입력측에 인가된다. 따라서, 단안정 멀티바이브레이터(MM1)의 출력측에는 제4(b)도에 도시한 바와같이 일정시간 고전위 신호가 출력되다가 저전위 신호가 출력되고, 이 출력신호는 단안정 멀티바이브레이터(MM2)의 입력측에 인가되므로그의 출력측에서는제4(c)도에 도시한 바와같이 고전위 신호가 출력된다. 이 고전위 신호는 모드절환신호 출력단자(MSO)에 출력되므로 16색 모드로 절환되고, 또한 상기 고전위신호는 트랜지스터(Q1)를 온시키고, 트랜지스터(Q4)를 오프 시키므로 트랜지스터(Q4)의 콜렉터에는 제4(f)도에 도시한 바와 같이 저전위신호가 출력된다. 따라서 이때 수직동기신호 입력단자(VSI)에 제4(d)도에 도시한 바와같은 정극성의 수직동기신호가 입력되면, 이 정극성의 수직동기 신호는 저항(R4)를 통해 트랜지스터(Q2)의 베이스에 인가되므로 그의 콜렉터에는 제4(e)도에 도시한 바와같이 반전된 신호가 출려되고, 이 출력신호는 다이오드(D1)를 통해 저항(R8)에 제4(g)도에 도시한 바와같이 인가되어 트랜지스터(Q5)의 베이스에 인가되므로 그의 콜렉터인 수직동기신호 출력단자(VSO)에는 제4(h)도에 도시한 바와같이 정극성의 수직동기신호가 출력된다.
이상에서와 같이 본 발명은 서로다른 주파수로 입력되는 제1, 제2수평동기신호의 펄스폭을 이용하여 수평동기신호의 주파수에 따른 모드절환을 행하고, 그 모드절환신호를 이용하여 항상 정극성의 수직동기신호가 출려되므로 모드절환시간에 수평동기가 틀어지는 문제점을 완전히 해소할 수 있고, 모니터의 호환성 및 신뢰성이 향상되는 효과가 있게 된다.
Claims (1)
- 수평동기신호 입력단자(HSI)를 각기 다른 지연시간을 가지는 단안정 멀티바이브레이터(MM1),(MM2)를 통하여 모드절환신호 출력단자(MSO)에 접속함과 아울러 그 접속점을 트랜지스터(Q1),(Q4)의 베이스측에 접속하여 그들의 에미터를 베이스측이 수직동기신호 입력단자(VSI)에 접속된 트랜지스터(Q2)의 콜렉터 및 트랜지스터(Q3)의 에미터에 각각 접속하고, 상기 트랜지스터(Q2),(Q4)의 콜렉터를 다이오드(D1)(D2)를 각각 통하여 트랜지스터(Q5)의 베이스측에 접속한 후 그의 콜렉터를 수직동기신호 출력단자(VSO)에 접속하여 구성함을 특징으로 하는 모니터의 모드절환 및 수직동기신호 극성절환회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019860003938A KR890001799B1 (ko) | 1986-05-20 | 1986-05-20 | 모니터의 모드절환 및 수직동기신호 극성절환회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019860003938A KR890001799B1 (ko) | 1986-05-20 | 1986-05-20 | 모니터의 모드절환 및 수직동기신호 극성절환회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870011530A KR870011530A (ko) | 1987-12-24 |
KR890001799B1 true KR890001799B1 (ko) | 1989-05-22 |
Family
ID=19250045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019860003938A KR890001799B1 (ko) | 1986-05-20 | 1986-05-20 | 모니터의 모드절환 및 수직동기신호 극성절환회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR890001799B1 (ko) |
-
1986
- 1986-05-20 KR KR1019860003938A patent/KR890001799B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR870011530A (ko) | 1987-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR850005185A (ko) | 차동신호 드라이버 | |
KR890001799B1 (ko) | 모니터의 모드절환 및 수직동기신호 극성절환회로 | |
US4837621A (en) | Mode discriminator for monitor | |
JPH0771193B2 (ja) | スポットキラー回路 | |
EP0589164B1 (en) | Data slicer with hold | |
US3938003A (en) | Dual trace display device | |
KR840006585A (ko) | 신호 샘플링 회로 | |
KR880002698Y1 (ko) | 모니터용 동기 전환 회로 | |
KR890004961Y1 (ko) | 16/64 칼라 및 수직/수평 스위칭 절환회로 | |
KR890004968Y1 (ko) | 16/64 칼라 및 수직/수평 스위칭회로 | |
KR880002128Y1 (ko) | 전자식 동기신호 전환회로 | |
KR890005518Y1 (ko) | 수직동기신호 스위칭회로 | |
KR900005904Y1 (ko) | 다중 모우드 전환신호 검출회로 | |
KR910009053Y1 (ko) | 모니터 자체 진단회로(self-test) | |
US4371793A (en) | Dual-mode control signal generating apparatus | |
SU1497761A1 (ru) | Устройство кадровой развертки | |
KR900002812B1 (ko) | 수평동기신호의 주파수 판별회로 | |
JPH01317088A (ja) | ビデオ信号処理装置 | |
KR890001339Y1 (ko) | 모니터용 수평편향 입력회로 | |
JPS6435493A (en) | Signal processing circuit | |
KR930007346Y1 (ko) | 모니터의 모드 자동절환 회로 | |
JP3002550B2 (ja) | モニタ装置の同期信号極性自動変換回路 | |
KR0164527B1 (ko) | 동기신호의 입력 극성 제어 회로 | |
JPH0127602B2 (ko) | ||
KR910008284Y1 (ko) | 수직 귀선 전압 발생장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19981216 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |