KR910009053Y1 - 모니터 자체 진단회로(self-test) - Google Patents

모니터 자체 진단회로(self-test) Download PDF

Info

Publication number
KR910009053Y1
KR910009053Y1 KR2019880004999U KR880004997U KR910009053Y1 KR 910009053 Y1 KR910009053 Y1 KR 910009053Y1 KR 2019880004999 U KR2019880004999 U KR 2019880004999U KR 880004997 U KR880004997 U KR 880004997U KR 910009053 Y1 KR910009053 Y1 KR 910009053Y1
Authority
KR
South Korea
Prior art keywords
transistor
circuit
resistor
collector
monitor
Prior art date
Application number
KR2019880004999U
Other languages
English (en)
Other versions
KR890022115U (ko
Inventor
오권일
Original Assignee
대우전자주식회사
김용원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자주식회사, 김용원 filed Critical 대우전자주식회사
Priority to KR2019880004999U priority Critical patent/KR910009053Y1/ko
Publication of KR890022115U publication Critical patent/KR890022115U/ko
Application granted granted Critical
Publication of KR910009053Y1 publication Critical patent/KR910009053Y1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/64Constructional details of receivers, e.g. cabinets or dust covers
    • H04N5/655Construction or mounting of chassis, e.g. for varying the elevation of the tube

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

내용 없음.

Description

모니터 자체 진단회로(SELF-TEST)
제1도는 본 고안의 회로도
제2a도는 입력동기 신호의 파형 제2b도는 플라이백펄스의 입력파형 제2c도는 플라이백펄스의 출력파형
* 도면의 주요부분에 대한 부호의 설명
1 : 적분회로 2 : 음극선관(CRT)
3 : 음극선관구동회로 4 : 콘트라스트회로
R1-R10: 저항 C1-C2: 콘덴서
Q1-Q4:트랜지스터 D1: 다이오드
본고안은 모니터 자체진단(SELF-TEST)회로에 관한 것으로서, 동기신호에 영향을 받지 않고 플라이백트랜스포머(F.B.T)에서 발생되는 펄스를 인가시켜 모니터를 자체 진단할수 있는 회로에 관한 것이다. 종래의 모니터 자체진단회로는 동기신호의 입력유무에 따라 모니터의 이상 유무를 확인할수 있도록 되어 있고 신호의 입력유무를 전해 콘덴서에 감지하여 수평 귀선 펄스를 인가하므로서 영상 입력단에 연결하게되는데, 이는 회로구성이 복잡하고 부품수가 많아지게 되어 원가 상승의 요인이 되었던 것이다.
본고안은 상기와 같은 문제점을 해소하기 의하여 안출된 것으로, 플라이백트랜스포머에서 출력되는 펄스를 사용하여 컴퓨터의 신호를 사용치 않고 모니터만을 ON시킬시 플라이백트랜스포머(F.B.T)펄스를 사용하여 음극선관 구동회로를 구동시켜, 음극선관 이상유무를 확인할수 있도록 하는데 본고안의 목적이 있는 것이다.
이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.
동기신호의 입력단에 저항(R1)과 콘덴서(C1)를 통하여 트랜지스터(Q1)의 베이스에 저항(R2), (R3)을 연결하고, 트랜지스터(Q1)의 콜렉터에는 저항(R4)과 적분회로(1)를 접속하며, 저항(R6)을 거쳐 트랜지스터(Q2)의베이스에 접속한다. 또한 트랜지스터(Q3)의 콜렉터에는 저항(R9)를 통하여 전원(Vcc)에 연결함과 동시에 다이오드(D1)와 저항(R10)을 거쳐 트랜지스터(Q4)의 에미터에 접속하고, 상기 트랜지스터(Q4)의 콜렉터와 다이오드(D1)에는 통상의 음극선관구동회로(3)와 콘트라스트회로(4)를 각각 연결하여 구성된 것으로, 작용 및 효과를 설명하면 다음과 같다.
제2a도와 같은 동기신호의 구형파가 입력단에 인가되면, 저항(R1)및 콘덴서(C1)를 통과한후 직렬접속된 저항(R2), (R3)에 의해 분압되어 트랜지스터(Q1)에 베이스에 인가된다. 따라서 트랜지스터(Q1)는 액티브(ACTIVE)상태가 되어 콜렉터에는 증폭되어 반전된 펄스가 적분회로(1)에 의해 적분되어 적정한 전압으로 재생된다.
따라서 재생된 전압이 트랜지스터(Q2)의 베이스에 인가되어 도통 상태가 되나 출력측인 콜렉터에는 로우(LOW) 레벨이 되어 F.B.T펄스가 트랜지스터(Q2)의 콜렉터에서 에미터로 흘러버려 트랜지스터(Q3)를 동작시키지 못하게 되므로 후단의 회로에 신호를 인가하지 못하므로서, 음극선관구동회로(3)를 동작시키지 않게 되어 본고안의 회로에서는 동기신호의 입력이 있을 때에는 F.B.T펄스를 사용치 않게 되는 것이다. 한편, 동기 신호의 입력이 없을 경우에는 트랜지스터(Q1)의 베이스는 로우(LOW)레벨이 되며 콜렉터는 하이(HIGH)상태가 되어 A점에서는 로우레벨이 되고 트랜지스터(Q2)는 오프(OFF) 상태가 됨과 동시에 플라이백트랜스포머에서 발생하는 제2b도와 같은 플라이백포지티브펄스가 저항(R8)을 통해 트랜지스터(Q3)의 베이스에 인가되며, 콜렉터측의 B점에서는 제2c도와 같은 상태 변환된 펄스가 다이오드(D1)를 거쳐 클랩핑되어 트랜지스터(Q4)의 에미터에 인가되어 출력측에 접속된 음극선관구동회로(3)를 동작하여 음극선관(2)에 화면상으로 나타나게 된다. 그러므로 컴퓨터의 동기신호를 사용치 않고 플라이백펄스만으로 자체 진단의 기능을 가질 수 있게 한것이며 콘트라스트회로(4)의 조정으로 플라이백펄스의 상태를 변화하여 모니터 자체 진단을 할수 있도록 한것이다.
이상에서 상술한 바와 같이 동작하는 본고안은 플라이백펄스의 인가와 이의 신호를 감지하는 적분회로(1)로 간단한 회로를 구성하므로서 회로의 복잡성을 피하고 동작 속도가 신속하게 되어 기기의 신로도를 높일수 있도록한 유용한 고안인 것이다.

Claims (1)

  1. 컴퓨터 동기신호가 없거나 모니터만을 사용하여 모니터 이상 유무를 F.B.T펄스를 이용하여 확인할수 있는 회로에 있어서, 동기신호의 입력단에 저항(R1)과 콘덴서(C1)를 통하여 트랜지스터(Q1)의 베이스에 저항(R2), (R3)과 함께 연결하고, 트랜지스터(Q1)의 콜렉터에는 저항(R4)과 적분회로(1)를 접속하며, 저항(R6)을 거쳐 트랜지스터(Q2)의 베이식에 접속하고, 트랜지스터(Q3)의 콜렉터은 저항(R9)를 통하여 전원(Vcc)에 연결함과 동시에 다이오드(D1)와 저항(R10)을 거쳐 트랜지스터(Q4)의 에미터에 접속하고 상기 트랜지스터(Q4)의 콜렉터와 다이오드(D1)에는 통상의 음극선과 구동회로(3)와 콘트라스트회로(4)를 각각 연결하여서된 것 특징으로 하는 모니터 자체 진단회로.
KR2019880004999U 1988-04-07 1988-04-07 모니터 자체 진단회로(self-test) KR910009053Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019880004999U KR910009053Y1 (ko) 1988-04-07 1988-04-07 모니터 자체 진단회로(self-test)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019880004999U KR910009053Y1 (ko) 1988-04-07 1988-04-07 모니터 자체 진단회로(self-test)

Publications (2)

Publication Number Publication Date
KR890022115U KR890022115U (ko) 1989-11-03
KR910009053Y1 true KR910009053Y1 (ko) 1991-11-21

Family

ID=19274046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019880004999U KR910009053Y1 (ko) 1988-04-07 1988-04-07 모니터 자체 진단회로(self-test)

Country Status (1)

Country Link
KR (1) KR910009053Y1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100256220B1 (ko) * 1997-03-07 2000-05-15 류정열 자동차용tv수상기방향조절장치
KR100860057B1 (ko) * 2007-01-15 2008-09-24 주식회사 대우일렉트로닉스 디스플레이 장치 회전용 스탠드

Also Published As

Publication number Publication date
KR890022115U (ko) 1989-11-03

Similar Documents

Publication Publication Date Title
JPH0231439B2 (ko)
KR910009053Y1 (ko) 모니터 자체 진단회로(self-test)
US4295090A (en) Electronic selector switch particularly for use in radioscondes
US3487162A (en) Video blanking and sync pulse insertion circuit
JPS611117A (ja) 定電流パルス駆動回路
US6271701B1 (en) Resetting flip-flop structures and methods for high-rate trigger generation and event monitoring
KR910004657Y1 (ko) 모니터의 아날로그/티티엘 신호 자동 판별회로
KR910008252Y1 (ko) 컴퓨터 모니터의 자체성능 검사회로
KR890007397Y1 (ko) 펄스발생회로
JP3106665B2 (ja) 陰極線管のカソード電流検出装置
KR850002776Y1 (ko) 수평 드라이브 회로
KR900003276Y1 (ko) 영상헤드 위치 검출신호의 발생회로
US4392097A (en) Circuit arrangement for the continual operation monitoring and error diagnosis of a stepper motor
KR910003475Y1 (ko) Ttl영상신호 모니터의 자체 진단회로
KR900001526Y1 (ko) 컬러 모니터의 컬러판별 패턴회로
KR900008963Y1 (ko) 컴퓨터 모니터의 수직사이즈 자동보정회로
KR910001575Y1 (ko) 표시점을 사용한 온-스크린 인디케이터 회로
KR900005139Y1 (ko) 의사동기 발생회로
KR920002987Y1 (ko) 필드메모리를 이용한 화질보상회로
JPS5927682U (ja) 偏向補正回路
KR910006196Y1 (ko) 시험 패턴신호 발생회로
KR900002812B1 (ko) 수평동기신호의 주파수 판별회로
JPS6142358B2 (ko)
KR870000468Y1 (ko) 엘리베이터 제어반의 단일 펄스 발생회로
KR930002666Y1 (ko) 모니터의 수직 출력회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20001128

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee