Claims (1)
합성비디로 신호로 부터 모든 동기신호 즉, 수평동기 신호와 수직 동기신호 및 합성동기 신호, 버어스트 게이트펄스, 클래밍 펄스를 동시에출력하는 집적회로에 있어서, 입력 합성비디오 신호의 위상을 발전시키는 제1인버어터회로(1)와, 상기 제1인버어터회로(1)로 부터 고주파 신호를 제거하기 위한 수평동기필터회로(2)와, 상기 수평동기 필터회로(2)의 출력신호에서 수평동기 신호를 분리하기 쉽게 클램프하는 제1 클램프회로(3)와, 상기 제1클램프회로(3)의 출력 클램프된 신호에서 수평동기를 분리하기 위한 수평동기분리회로(4)와, 상기 클램프된 신호에서 지연을 보상하는 수평동기 지연 보상회로(5)와, 상기 수평동기 분리회로(4)의 출력신호와 수평동기 지연 보상회로(5)의 출력신호에서 지연이 보상된 수평동기 신호를 적당한 레벨의 신호로 변환하여 출력하는 수평동기 출력회로(6)와, 수평동기신호 및 동화펄스를 제거하기 위한 수작동기 필터(7)와, 상기 수직동기필터(7) 전압과 비교전압을 비교하여 수직동기를 분리하는 비교회로(8)와, 상기 비교회로(8)에 비교전압을 공급하는 비교전압 발생회로(9)와, 상기 비교회로(8)에서 분리한 수직동기 신호를 저당한 레벨로 출력하는 수직동기 출력회로(10)와, 상기의 수직동기 신호와 지연이 보상된 신호를 합성하여 합성동기 출력회로(11)와, 상기의 지연이 보상된 수평동기 신호의 위상을 발전시키는 제2인버어터회로(12)와, 상기 제2인 버어터회로(12)의 반전된 수평동기 신호를 일정전압으로 클램프하는 제2클램프회로(13)와, 상기 제2클램프회로(13)의 클램프된수평동기 신호에서 버어스트 게이트 펄스를 발생시키는버어스트 게이트 발생회로(14)와, 상기 버어스트 게이트 발생회로(14)의 버어스트 게이트 펄스의 위상을 반전시키는 제3인 버어터회로(15)와, 상기 제3인버어터회로(15)의 반전된 버어스트 게이트 펄스를 일정전압으로 클램프하는 제3클램프회로(16)와, 상기 제3클램프회로(16)의 클램프된 버어스트 게이트 펄스에서 클램핑 펄스를 발생시키는 클램핑 펄스발생회로(17)와, 각 RC보상회로에 전원전압 변동과 무관한 일정전압을 공급해 출력되는 동기신호들을 안정하게 하는 정전압회로(18)로 구성된 것을 특징으로 하는 합성비디오 신호의 동기신호를 분리 출력하는 동기신호 분리 직접회로.In an integrated circuit that simultaneously outputs all the synchronization signals, ie, the horizontal synchronization signal, the vertical synchronization signal, the synthesis synchronization signal, the burst gate pulse, and the clamming pulse, from the synthesized video signal, a phase for developing the phase of the input synthesized video signal. A horizontal synchronous signal from the output signal of the first inverter circuit 1, the horizontal synchronous filter circuit 2 for removing the high frequency signal from the first inverter circuit 1, and the horizontal synchronous filter circuit 2 A first clamp circuit (3) for easily detaching the clamp, a horizontal synchronous separation circuit (4) for separating horizontal synchronization from the output clamped signal of the first clamp circuit (3), and a delay in the clamped signal The horizontal synchronous delay compensation circuit 5 which compensates for the delay, and the horizontal synchronous signal whose delay is compensated for in the output signal of the horizontal synchronous separation circuit 4 and the output signal of the horizontal synchronous delay compensation circuit 5 to the appropriate level signals. Convert A horizontal synchronous output circuit 6 for outputting, a manual actuator filter 7 for removing horizontal synchronous signals and moving picture pulses, and a comparison circuit for separating vertical synchronous by comparing the voltage of the vertical synchronous filter 7 with a comparison voltage (8), a comparison voltage generating circuit 9 for supplying a comparison voltage to the comparison circuit 8, and a vertical synchronization output circuit for outputting the vertical synchronization signal separated by the comparison circuit 8 at a reasonable level ( 10) and the second synchronizing output circuit 11 for synthesizing the vertical synchronizing signal and the signal whose delay is compensated, and developing the phase of the horizontal synchronizing signal whose delay is compensated; And a second clamp circuit 13 for clamping the inverted horizontal synchronizing signal of the second butter circuit 12 to a constant voltage and a burst gate in the clamped horizontal synchronizing signal of the second clamp circuit 13. Burst gate generation circuit 14 for generating a pulse, and the burr Clamping the third butter circuit 15 for inverting the phase of the burst gate pulse of the stutter gate generating circuit 14 and the inverted burst gate pulse of the third inverter circuit 15 to a predetermined voltage. A third clamping circuit 16, a clamping pulse generating circuit 17 for generating a clamping pulse in the clamped burst gate pulses of the third clamping circuit 16, and a power supply voltage change in each RC compensation circuit. A synchronization signal separation integrated circuit for separating and outputting a synchronization signal of a composite video signal, characterized by comprising a constant voltage circuit (18) for stabilizing output signals by supplying a constant voltage.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.