Claims (1)
합성비디오 신호로부터 수평동기 신호, 수직동기 신호 및 합성동기신호를 동시에 출력하는 집적회로에 있어서, 입력 합성 비디오 신호의 위상을 반전하는 인버어터 회로(1)와, 고주파 신호를 제거하기 위한 수평동기 필터회로(2)와, 상기 신호에서 수평동기 신호를 분리하기 쉽게 클램프하는 클램프회로(3)와, 상기 클램프된 신호에서 수평동기신호를 분리하기 위한 수평동기 분리회로(4)와, 상기 클램프된 신호에서 지연을 보상하는 수평동기 지연 보상회로(5)와, 상기 수평동기 분리회로(4)의 출력신호와 수평동기 지연 보상회로(5)의 출력 신호에서 지연이 보상된 수평동기 신호를 적당한 레벨의 신호로 변환하여 출력하는 수평동기 출력회로(6)와, 상기 수평동기신호 및 동화 펄스를 제거하기 위한 수직동기 필터(7)와, 상기 신호와 비교전압을 비교하여 수직동기를 분리하는 비교회로(8)와, 상기 비교회로(8)에 비교전압을 발생시키는 비교전압 발생회로(9)와, 상기 비교회로(8)에서 분리한 수직동깃니호를 적당한 레벨로 출력하는 수직동기 출력회로(10)와, 상기의 수직동기 신호와 지연이 보상된 수평동기 신호를 합성하여 출력하는 합성동기 출력회로(11)로 구성된 것을 특징으로 하는 수평동기 지연이 보상된 동기신호 분리 집적회로.In an integrated circuit for simultaneously outputting a horizontal synchronizing signal, a vertical synchronizing signal, and a synthetic synchronizing signal from a composite video signal, an inverter circuit (1) for inverting the phase of an input composite video signal and a horizontal synchronizing filter for removing high frequency signals A circuit (2), a clamp circuit (3) for easily separating the horizontal synchronous signal from the signal, a horizontal synchronous separation circuit (4) for separating the horizontal synchronous signal from the clamped signal, and the clamped signal The horizontal synchronous delay compensation circuit 5 that compensates for the delay in the horizontal synchronization signal, and the horizontal synchronous signal whose delay is compensated for in the output signal of the horizontal synchronous separation circuit 4 and the output signal of the horizontal synchronous delay compensation circuit 5 A horizontal synchronous output circuit 6 for converting and outputting a signal, a vertical synchronous filter 7 for removing the horizontal synchronous signal and a moving pulse, and comparing the signal with a comparison voltage Outputs a comparison circuit 8 for separating the linear motor, a comparison voltage generation circuit 9 for generating a comparison voltage to the comparison circuit 8, and a vertical flagship separated from the comparison circuit 8 at an appropriate level. Vertical synchronization output circuit 10 and a horizontal synchronization delay-compensated synchronous signal separation integrated, characterized in that composed of a synchronizing output circuit 11 for synthesizing and outputting the vertical synchronization signal and the horizontal synchronization signal compensated for the delay Circuit.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.