KR880701914A - 병렬처리 시스템 및 그 사용방법 - Google Patents

병렬처리 시스템 및 그 사용방법

Info

Publication number
KR880701914A
KR880701914A KR1019880700483A KR880700483A KR880701914A KR 880701914 A KR880701914 A KR 880701914A KR 1019880700483 A KR1019880700483 A KR 1019880700483A KR 880700483 A KR880700483 A KR 880700483A KR 880701914 A KR880701914 A KR 880701914A
Authority
KR
South Korea
Prior art keywords
data processing
data
register
registers
processing elements
Prior art date
Application number
KR1019880700483A
Other languages
English (en)
Other versions
KR930006383B1 (ko
Inventor
살바토어 제이 스톨포
Original Assignee
잭 엠.그라노비츠
콜롬비아 유니버시티 인 더 시티 오브 뉴욕
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25416823&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR880701914(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 잭 엠.그라노비츠, 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 filed Critical 잭 엠.그라노비츠
Publication of KR880701914A publication Critical patent/KR880701914A/ko
Application granted granted Critical
Publication of KR930006383B1 publication Critical patent/KR930006383B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
    • G06F15/17343—Direct connection machines, e.g. completely connected computers, point to point communication networks wherein the interconnection is dynamically configurable, e.g. having loosely coupled nearest neighbor architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
    • G06F15/8023—Two dimensional arrays, e.g. mesh, torus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)
  • Advance Control (AREA)
  • Multi-Process Working Machines And Systems (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Communication Control (AREA)
  • Image Processing (AREA)

Abstract

내용 없음

Description

병렬처리 시스템 및 그 사용방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도 동일한 데이타 처리소자들의 2진트리로 구성되어 있는 처리 시스템의 블록선도. 제 2 도는 본 발명의 2진트리 시스템을 상세히 도시한 제 1 도의 처리시스템의 부분블록선도. 제 3 도는 제 1도 및 제 2 도에 도시한 처리 시스템내에서 사용되는 각 데이타 처리소자들의 배열을 상세히 도시한 블록선도.

Claims (8)

  1. 각각 중앙처리장치가 포함되어 있는 데이타처리소자들의 2진트리, 상기 2진트리내의 인접한 고순위 및 저순위 데이타처리소자의 인터페이스장치들 내에 있는 대응 레지스터에 결합된 레지스터들을 가진 인터페이스장치로 구성되어 있는 데이타처리시스템에 있어서, 상기 데이타 처리소자들중 하나는 선택하는 방법으로서, 선택된 값들을 상기 레지스터에 세트시키고, 각 고레벨 인터페이스장치내에 있는 상기 레지스터 내에서 인접한 저순위인터페이스 장치용으로 상기 레지스터내의 선택된 값들을 고레벨 인터페이스장치의 레지스터내의 선택된 값과 비교하여 선택된 논리적 순서에 따라 상기 데이타 처리소자들중 필요한 수치특성이 있는 인터페이스장치 레지스터값을 가진 하나의 데이타 처리소자를 선택하고, 선택되지 않을 데이타 처리소자들을 불활동시키고, 싱기 고레벨 처리소자의 레지스터값을 선택된 데이타 처리소자의 레지스터값으로 대체하고, 상기 시스템의 한 데이타 처리소자를 제외한 모든 데이타 처리소자들이 불활동화될때까지 상기 비교 불활동화 및 대체스템들을 반복하는 스템들로 구성되어 있는 방법.
  2. 일련의 연산에서 데이타를 처리하되, 선행연산의 결과들을 후행연산의 파라미터를 변동시키는데 이용하는 방법으로서, 상기 2진트리내에 있는 인접한 데이타 처리소자내의 레지스터와 결합된 출력레지스터가 포함되어 있는 데이타 처리소자들의 2진트리를 제공하고, 제1연산에 따라 데이타를 처리하는데 필요한 명령 및 데이타를 상기 데이타 처리소자에 제공하고, 제 1 연산에 따라 상기 데이타 처리소자내의 데이타를 동시에 처리하고 종결값을 상기의 각 데이타 처리소자내의 상기 출력레지스터에 제공하고, 가장 유리한 종결값을 식별하기 위하여 상기 레지스터내에서 상기 종결 값을 비교하고, 가장 유리한 값을 고레벨 데이터 처리소자의 출력제지스터내에 기억시키고 가장 유리한 종결값에 의존하는 추가 명령 또는 프로그램 데이터를 제2연산용 처리소자에 제공하고, 제 2 연산에 따라 데이타 처리소자내의 데이타를 동시에 처리하여 그 종결값을 각 데이타 처리소자내의 상기 레지스터에 제공하고, 가장 유리한 종결값을 식별하기 위하여 상기 레지스터내에서 상기 종결값을 비교하는 스텝들로 구성되어 있는 방법.
  3. 중앙처리장치 및 2진트리내의 핵소프트웨어가 포함되어 있는 인접한 고순위 및 저순위 데이타 처리소자들내의 대응레지스터에 결합된 레지스터들로 구성된 데이타 처리시스템내에서 명령 또는 데이타를 표현하는 신호들을 데이타 처리소자들에게 제공하는 방법으로서, 상기 핵소프트웨어의 제어하에 모든 데이타 처리소자와 레지스터를 초기설정하고, 공통신호들을 결합된 레지스터를 거쳐 모든 데이타 처리소자에 브로드캐스트하고, 공통신호들을 핵소프트웨어의 제어하에 모든 데이타 처리소자의 기억장치에 기억시키고, 각 데이타 처리소자내의 결합된 레지스터중 하나의 상태에 따라 데이타 처리소자중 하나를 순차적으로 선택하고, 개별신호들을 결합된 레지스터를 거쳐 모든 데이타 처리소자에 브로드캐스트하고, 개별신호들을 선택된 소자에 기억시키는 스텝들로 구성되어 있는 방법.
  4. 제 3 항에 있어서, 결합된 레지스터 입력레지스터가 포함되어 있고, 브로드캐스팅 스텝이 직렬데이터 흐름을 상기 입력레지스터에 제공하고, 직력데이타를 입력레지스터에 기억시키는 것으로 구성되어 있는 방법.
  5. 제 2 항에 있어서, 상기 결합된 레지스터에는 출력레지스터가 포함되어 있고, 데이타 처리소자들을 순차적으로 선택하는 스텝들이 제 1 선택값을 순서가 결정되지 아니한 모든 데이타 처리소자들용의 출력 레지스터내에 세트시키고, 제 2 선택값은 순서가 결정된 모든 데이타 처리소자들의 출력레지스터내에 세트시키고, 각 고순위 데이타 처리소자의 레지스터내에서 고순위 처리소자의 제 1 레지스터내의 값과 2개의 인접한 저순위 데이타 처리소자의 출력레지스터내의 값을 비교하여 선택순서에 따라 유리한 값이 있는 출력레지스터를 가진 데이타 처리소자를 선택하고, 선택되지 아니한 데이타처리소자들을 불활동시키는 스텝으로 구성되어 있는 방법.
  6. 중앙처리장치 및 2진트리내의 핵소프트웨어가 포함되어 있는 인접한 고,저순위 모든 데이타 처리소자들내의 대응레지스터에 결합된 레지스터등을 포함하는 데이타 처리소자들의 2진트리 배열로 구성된 데이타 처리 시스템내에서 데이타를 처리하는 방법으로서, 상기 핵소프트웨어의 제어하에 모든 데이타 처리소자와 레지스터를 초기 설정하고, 공통신호들을 상기 결합된 레지스터를 거쳐 모든 데이타 처리소자에 브로드캐스트하고, 상기 공통신호들을 핵소프트웨어의 제어하에 모든 데이타 처리소자의 기억장치에 기억시키고, 각 데이타 처리소자내의 결합된 레지스터들중 하나의 상태에 따라 데이터 처리소자중 하나를 순차적으로 선택하고, 개별신호들을 상기 결합된 레지스터를 거쳐 상기 모든 데이타 처리소자에 브로드캐스트하고, 개별신호들을 선택된 소자에 기억시키고, 공통 개별신호들속에 포함되어 있는 프로그램 명령 및 데이타를 병용하여 데이타 처리소자들을 조작하고, 결과를 상기 결합된 레지스터 한 레지스터내에 기억시키고, 결합된 레지스터를 거쳐 상기 데이타 처리소자들중 가장 유리한 결과를 가진 처리소자를 선택하고, 상기의 결과를 상기 결합된 레지스터들을 거쳐 보고하는 스탭들로 구성되어 있는 방법.
  7. 처리장치와 이 처리장치에 결합된 인터페이스장치를 가진 데이타 처리소자들의 2진트리로 구성되어 있는 데이타 처리 시스템으로서, 상기 인터페이스장치에 상기 2진트리내에 있는 인접한 고.저순위 데이타 처리소자들의 인터페이스장치로부터 데이타를 전송 및 수신할 수 있게 결합된 레지스터들이 포함되어 있고 상기 처리장치에 2진트리내에 있는 인접한 고.저순위 데이타 처리소자들의 처리장치에 있는 데이타 통신 포트들로부터 데이타를 전송 및 수신할 수 있게 결합된 데이타 통신 포트들이 포함되어 있는 데이타 처리시스템.
  8. 결합된 레지스터에 의하여, 2진트리내에서 서로 접속되어 있는 데이타 처리소자들의 2진트리로 구성된 데이타처리 시스템에서, 데이타를 처리하는 방법으로서, 상기 데이타 처리소자에 개별프로그램 명령을 제공하고, 신호들을 결합된 레지스터들에 의하여 데이타 처리소자에 브로드캐스트하고, 개별프로그램 명령의 제어하에 데이타 처리소자들을 조작하여 이 데이타 처리소자들 중 적어도 일부가 상기 2진트리로부터 논리적으로 단절되게 하고, 브로드케스트된 신호들을 처리하게 하고, 2진트리에 논리적으로 다시 접속되게 하고, 상기 처리된 데이타의 결과를 보고하는 스텝들로 구성되어 있는 방법.
    ※ 참고사항 : 최초출원내용에 의하여 공개하는 것임.
KR1019880700483A 1986-09-02 1987-08-27 병렬처리방법 KR930006383B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US06/903,031 US4843540A (en) 1986-09-02 1986-09-02 Parallel processing method
US903031 1986-09-02
PCT/US1987/002106 WO1988001769A1 (en) 1986-09-02 1987-08-27 Parallel processing system and method of using the same

Publications (2)

Publication Number Publication Date
KR880701914A true KR880701914A (ko) 1988-11-07
KR930006383B1 KR930006383B1 (ko) 1993-07-14

Family

ID=25416823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880700483A KR930006383B1 (ko) 1986-09-02 1987-08-27 병렬처리방법

Country Status (10)

Country Link
US (1) US4843540A (ko)
EP (1) EP0280723B1 (ko)
JP (1) JP2788727B2 (ko)
KR (1) KR930006383B1 (ko)
AT (1) ATE120573T1 (ko)
AU (1) AU598877B2 (ko)
CA (1) CA1289262C (ko)
DE (1) DE3751205T2 (ko)
IL (1) IL83733A (ko)
WO (1) WO1988001769A1 (ko)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985832A (en) * 1986-09-18 1991-01-15 Digital Equipment Corporation SIMD array processing system with routing networks having plurality of switching stages to transfer messages among processors
JP3039953B2 (ja) * 1989-04-28 2000-05-08 株式会社日立製作所 並列化装置
US5522083A (en) * 1989-11-17 1996-05-28 Texas Instruments Incorporated Reconfigurable multi-processor operating in SIMD mode with one processor fetching instructions for use by remaining processors
EP0446721B1 (en) * 1990-03-16 2000-12-20 Texas Instruments Incorporated Distributed processing memory
EP0485466A4 (en) * 1990-05-30 1992-12-16 Daniel W. Hammerstrom Distributive, digital maximization function architecture and method
IE920032A1 (en) * 1991-01-11 1992-07-15 Marconi Gec Ltd Parallel processing apparatus
JPH04248642A (ja) * 1991-01-18 1992-09-04 Kenneth W Iobst メモリ集積回路のｐｉｍチップおよびその制御方法
JP3047998B2 (ja) * 1991-02-13 2000-06-05 株式会社日立製作所 並列計算機におけるプロセッサ割り当て方法、及び装置
US5978831A (en) * 1991-03-07 1999-11-02 Lucent Technologies Inc. Synchronous multiprocessor using tasks directly proportional in size to the individual processors rates
US5410654A (en) * 1991-07-22 1995-04-25 International Business Machines Corporation Interface with address decoder for selectively generating first and second address and control signals respectively in response to received address and control signals
CA2078913A1 (en) * 1991-12-12 1993-06-13 John J. Reilly Interprocessor communication system and method for multiprocessor circuitry
CA2078912A1 (en) * 1992-01-07 1993-07-08 Robert Edward Cypher Hierarchical interconnection networks for parallel processing
JPH06208460A (ja) * 1993-01-11 1994-07-26 Hitachi Ltd マイクロプログラムメモリ制御方式
US5748780A (en) * 1994-04-07 1998-05-05 Stolfo; Salvatore J. Method and apparatus for imaging, image processing and data compression
US5848402A (en) * 1994-07-07 1998-12-08 Ai Ware, Inc. Universal system for artificial intelligence based learning, categorization, and optimization
US6061730A (en) * 1995-11-13 2000-05-09 Billings; Roger E. Methods and apparatus for communicating data in computer networks with separate packet assembly and packet broadcast channels
US6219717B1 (en) 1996-11-20 2001-04-17 Merrill Lynch & Co., Inc. Method and apparatus for implementing object transparent invocation
US5987255A (en) * 1997-03-12 1999-11-16 International Business Machines Corporation Method of, system for, and article of manufacture for providing a generic adaptor for converting from a sequential iterator to a pre-thread parallel iterator
US5991764A (en) * 1997-03-12 1999-11-23 International Business Machines Corporation Data structure specifying differing fan-in tree and fan-out tree computation patterns supporting a generic reduction object for data parallelism
US5937194A (en) * 1997-03-12 1999-08-10 International Business Machines Corporation Method of, system for, and article of manufacture for providing a generic reduction object for data parallelism
US6237134B1 (en) 1997-03-12 2001-05-22 International Business Machines Corporation Method of, system for, and article of manufacture for providing a generic adaptor for converting from a non-future function pointer to a future function object
US6000024A (en) 1997-10-15 1999-12-07 Fifth Generation Computer Corporation Parallel computing system
EP1381959A4 (en) 2001-02-24 2008-10-29 Ibm GLOBAL ARBORESCENT NETWORK FOR CALCULATION STRUCTURES
US9330060B1 (en) * 2003-04-15 2016-05-03 Nvidia Corporation Method and device for encoding and decoding video image data
US6996470B2 (en) * 2003-08-01 2006-02-07 Moac Llc Systems and methods for geophysical imaging using amorphous computational processing
US7000048B2 (en) * 2003-12-18 2006-02-14 Intel Corporation Apparatus and method for parallel processing of network data on a single processing thread
US8566928B2 (en) * 2005-10-27 2013-10-22 Georgia Tech Research Corporation Method and system for detecting and responding to attacking networks
US20080022079A1 (en) * 2006-07-24 2008-01-24 Archer Charles J Executing an allgather operation with an alltoallv operation in a parallel computer
US8140826B2 (en) * 2007-05-29 2012-03-20 International Business Machines Corporation Executing a gather operation on a parallel computer
US8161480B2 (en) * 2007-05-29 2012-04-17 International Business Machines Corporation Performing an allreduce operation using shared memory
US8103855B2 (en) * 2007-09-22 2012-01-24 Navosha Corporation Linking functional blocks for sequential operation by DONE and GO components of respective blocks pointing to same memory location to store completion indicator read as start indicator
US8122228B2 (en) * 2008-03-24 2012-02-21 International Business Machines Corporation Broadcasting collective operation contributions throughout a parallel computer
US7991857B2 (en) 2008-03-24 2011-08-02 International Business Machines Corporation Broadcasting a message in a parallel computer
US8422402B2 (en) * 2008-04-01 2013-04-16 International Business Machines Corporation Broadcasting a message in a parallel computer
US8375197B2 (en) * 2008-05-21 2013-02-12 International Business Machines Corporation Performing an allreduce operation on a plurality of compute nodes of a parallel computer
US8484440B2 (en) 2008-05-21 2013-07-09 International Business Machines Corporation Performing an allreduce operation on a plurality of compute nodes of a parallel computer
US8161268B2 (en) * 2008-05-21 2012-04-17 International Business Machines Corporation Performing an allreduce operation on a plurality of compute nodes of a parallel computer
US8281053B2 (en) * 2008-07-21 2012-10-02 International Business Machines Corporation Performing an all-to-all data exchange on a plurality of data buffers by performing swap operations
US10027688B2 (en) * 2008-08-11 2018-07-17 Damballa, Inc. Method and system for detecting malicious and/or botnet-related domain names
JP4996654B2 (ja) * 2009-08-18 2012-08-08 株式会社東芝 プロセッサ
US8578497B2 (en) 2010-01-06 2013-11-05 Damballa, Inc. Method and system for detecting malware
US8826438B2 (en) 2010-01-19 2014-09-02 Damballa, Inc. Method and system for network-based detecting of malware from behavioral clustering
US8565089B2 (en) * 2010-03-29 2013-10-22 International Business Machines Corporation Performing a scatterv operation on a hierarchical tree network optimized for collective operations
US8332460B2 (en) 2010-04-14 2012-12-11 International Business Machines Corporation Performing a local reduction operation on a parallel computer
US9424087B2 (en) 2010-04-29 2016-08-23 International Business Machines Corporation Optimizing collective operations
US8346883B2 (en) 2010-05-19 2013-01-01 International Business Machines Corporation Effecting hardware acceleration of broadcast operations in a parallel computer
US8949577B2 (en) 2010-05-28 2015-02-03 International Business Machines Corporation Performing a deterministic reduction operation in a parallel computer
US8489859B2 (en) 2010-05-28 2013-07-16 International Business Machines Corporation Performing a deterministic reduction operation in a compute node organized into a branched tree topology
US9516058B2 (en) 2010-08-10 2016-12-06 Damballa, Inc. Method and system for determining whether domain names are legitimate or malicious
US8776081B2 (en) 2010-09-14 2014-07-08 International Business Machines Corporation Send-side matching of data communications messages
US8566841B2 (en) 2010-11-10 2013-10-22 International Business Machines Corporation Processing communications events in parallel active messaging interface by awakening thread from wait state
US8631489B2 (en) 2011-02-01 2014-01-14 Damballa, Inc. Method and system for detecting malicious domain names at an upper DNS hierarchy
US8893083B2 (en) 2011-08-09 2014-11-18 International Business Machines Coporation Collective operation protocol selection in a parallel computer
US8910178B2 (en) 2011-08-10 2014-12-09 International Business Machines Corporation Performing a global barrier operation in a parallel computer
US10474625B2 (en) * 2012-01-17 2019-11-12 International Business Machines Corporation Configuring compute nodes in a parallel computer using remote direct memory access (‘RDMA’)
US9495135B2 (en) 2012-02-09 2016-11-15 International Business Machines Corporation Developing collective operations for a parallel computer
US10547674B2 (en) 2012-08-27 2020-01-28 Help/Systems, Llc Methods and systems for network flow analysis
US9894088B2 (en) 2012-08-31 2018-02-13 Damballa, Inc. Data mining to identify malicious activity
US9166994B2 (en) 2012-08-31 2015-10-20 Damballa, Inc. Automation discovery to identify malicious activity
US10084806B2 (en) 2012-08-31 2018-09-25 Damballa, Inc. Traffic simulation to identify malicious activity
US9680861B2 (en) 2012-08-31 2017-06-13 Damballa, Inc. Historical analysis to identify malicious activity
US9571511B2 (en) 2013-06-14 2017-02-14 Damballa, Inc. Systems and methods for traffic classification
US9930065B2 (en) 2015-03-25 2018-03-27 University Of Georgia Research Foundation, Inc. Measuring, categorizing, and/or mitigating malware distribution paths

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4101960A (en) * 1977-03-29 1978-07-18 Burroughs Corporation Scientific processor
US4251861A (en) * 1978-10-27 1981-02-17 Mago Gyula A Cellular network of processors
US4435758A (en) * 1980-03-10 1984-03-06 International Business Machines Corporation Method for conditional branch execution in SIMD vector processors
US4344134A (en) * 1980-06-30 1982-08-10 Burroughs Corporation Partitionable parallel processor
JPS5723166A (en) * 1980-07-17 1982-02-06 Fujitsu Ltd Parallel data processing system driven by tree structure data
US4412285A (en) * 1981-04-01 1983-10-25 Teradata Corporation Multiprocessor intercommunication system and method
US4445171A (en) * 1981-04-01 1984-04-24 Teradata Corporation Data processing systems and methods
US4583164A (en) * 1981-08-19 1986-04-15 Tolle Donald M Syntactically self-structuring cellular computer
JPS58105370A (ja) * 1981-12-17 1983-06-23 Fujitsu Ltd デ−タ処理システム
US4622632A (en) * 1982-08-18 1986-11-11 Board Of Regents, University Of Washington Data processing system having a pyramidal array of processors
US4620276A (en) * 1983-06-02 1986-10-28 International Business Machines Corporation Method and apparatus for asynchronous processing of dynamic replication messages
US4591980A (en) * 1984-02-16 1986-05-27 Xerox Corporation Adaptive self-repairing processor array
US4860201A (en) * 1986-09-02 1989-08-22 The Trustees Of Columbia University In The City Of New York Binary tree parallel processor

Also Published As

Publication number Publication date
KR930006383B1 (ko) 1993-07-14
JP2788727B2 (ja) 1998-08-20
WO1988001769A1 (en) 1988-03-10
DE3751205T2 (de) 1995-11-09
AU598877B2 (en) 1990-07-05
AU7969387A (en) 1988-03-24
IL83733A (en) 1991-06-10
ATE120573T1 (de) 1995-04-15
CA1289262C (en) 1991-09-17
IL83733A0 (en) 1988-02-29
US4843540A (en) 1989-06-27
DE3751205D1 (de) 1995-05-04
EP0280723A1 (en) 1988-09-07
EP0280723A4 (en) 1990-02-22
EP0280723B1 (en) 1995-03-29
JPH01501180A (ja) 1989-04-20

Similar Documents

Publication Publication Date Title
KR880701914A (ko) 병렬처리 시스템 및 그 사용방법
US10733508B2 (en) Methods and systems for data analysis in a state machine
US9275290B2 (en) Methods and systems for routing in a state machine
Monien et al. Embedding one interconnection network in another
US4381541A (en) Buffer memory referencing system for two data words
US3979728A (en) Array processors
US3949370A (en) Programmable logic array control section for data processing system
US4591981A (en) Multimicroprocessor system
US3579201A (en) Method of performing digital computations using multipurpose integrated circuits and apparatus therefor
EP0242599A3 (en) Method and apparatus for simulating memory arrays in a logic simulation machine
EP0099135A2 (en) Dynamic gate array whereby an assembly of gates is simulated by logic operations on variables selected according to the gates
KR880013068A (ko) 2진 트리 멀티프로세서
GB2417111A (en) A register file memory with local addressing in a SIMD parallel processor
US4217658A (en) Process control system that controls its outputs according to the results of successive analysis of the vertical input columns of a hypothetical ladder diagram
KR890015097A (ko) 다중화 제어시스템
US6272388B1 (en) Program structure and method for industrial control
EP0146891A2 (en) Data processing apparatus having address substitution capabilities
US5343559A (en) Memory system adapted to store two associated sets of data items
US3932845A (en) Specialized digital computer with divided memory and arithmetic units
US4374412A (en) Circulating page loose system
US3160858A (en) Control system for computer
US3631401A (en) Direct function data processor
JPS56123069A (en) Data processing device
US4130886A (en) Circuit for rearranging word bits
US20240143987A1 (en) Integrated circuit configured to execute an artificial neural network

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010711

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee