Claims (1)
디램 메모리셀의 제조공정에 있어서, 실리콘 산화막층(10)과 질화 실리콘층(12)을 실리콘 전면에 형성하고 트렌치(13)을 형성하고 제1공정과, 상기 제1공정의 트렌치(13)의 측면에 산화 실리콘층(14)을 형성하는 제2공정과, 상기 제2공정의 전면에 제1폴리 실리콘(15)의 성장을 모서리 부분에서 완만하게 형성하고 상기 폴리실리콘 전면으로 붕소를 확산시켜 제1도 전형 폴리 실리콘을 만들고 동시에 상기 실리콘 기판(100)과 폴리 실리콘 전극의 오믹접촉부(16)를 형성시키는 제3공정과, 상기 트렌치와 표면에 포토레지스트를 도포하고 에치백하고 나서 제1전극 형성부위(18)의 제1폴리실리콘만을 남기는 제4공정과, 상기 제 4공정의 제1폴리실리콘(18)상부에 산화 질연막(19)을 형성하고 그 위에 제2전극이 되는 제2폴리 실리콘(20)으로 트렌치를 채우고 인을 확산시켜 제2도전형의 전극을 형성하는 제5공정과, 상기 제1공정에서의 질화막을 에칭해내고 트랜지스트의 소오스와 개패시터 영역을 연결시키는 P-N접합부(21)를 형성하고 표면의 전면에 폴리실리콘(22)을 성장시키며 제2폴리실리콘과 같은 형의 불순물을 도핑시키기 위해 인을 이온 주입하는 제6공정과, 상기 제6공정으로부터 상부 폴리실리콘의 패턴을 형성하고 그 위에 산화막 (26)을 성장시킬 때 인이온이 기판으로 확산하여 P-N접합이 형성되고 제2폴리실리콘(20)과 그 상부의 폴리실리콘(22)이 하나로 되어 제2전극(25)을 형성할 제7공정과, 상기 제7공정의 제2전극(25)패턴 형성이 완료된후 질화막 실리콘층(27)을 형성하는 제8공정과, 상기 제8공정에서 형성된 질화막 실리콘층(27)에서 채널 스톱을 위해 에칭하여 붕소를 이온 주입하고 필드 산화막(30)을 형성하여 상기 필드 산화막(30) 형성시 상기 붕소의 확산으로 채널 스톱층(31)이 형성되는 제9공정과, 상기 제9공정에서 형성된 필드 산화막(30)에서 남아있는 질화막층(27)을 제거하고 제3폴리실리콘층(32)을 성장시켜 인을 도핑하여 워드라인을 형성하는 제10공정과, 상기 제10공정으로부터 트랜지스터의 드레인 소오스 영역을 형성한후 비트라인을 형성하는 제11공정으로 이루어짐을 특징으로 하는 다이나믹 랜덤 억세스 메모리 셀의 제조방법.In the process of manufacturing a DRAM memory cell, the silicon oxide film layer 10 and the silicon nitride layer 12 are formed on the entire silicon surface, the trench 13 is formed, and the first process and the trench 13 of the first process are formed. The second step of forming the silicon oxide layer 14 on the side, and the growth of the first polysilicon 15 on the front surface of the second process is gently formed in the corner portion and the boron diffused to the front of the polysilicon Forming a first degree polysilicon and simultaneously forming an ohmic contact portion 16 of the silicon substrate 100 and the polysilicon electrode; forming a first electrode after coating and etching back a photoresist on the trench and the surface; A fourth step of leaving only the first polysilicon of the portion 18 and a second polysilicon forming a nitric oxide film 19 on the first polysilicon 18 of the fourth step and forming a second electrode thereon; Fill the trench with 20 and diffuse the phosphorus A fifth process of forming a second conductive electrode, and a PN junction portion 21 for etching the nitride film in the first process and connecting the source and the capacitor region of the transistor to form a polysilicon on the entire surface of the surface; A sixth step of ion implanting phosphorus to grow (22) and doping impurities of the same type as the second polysilicon; and forming a pattern of upper polysilicon from the sixth step and growing an oxide film 26 thereon When the ion is diffused to the substrate to form a PN junction and the second polysilicon 20 and the polysilicon 22 thereon to form a second electrode 25, and the seventh step, After the formation of the second electrode 25 pattern is completed, the eighth step of forming the silicon nitride layer 27 and the silicon nitride layer 27 formed in the eighth step are etched to stop the channel for ion implantation. And the field oxide film 30 is formed When the field oxide film 30 is formed, the ninth step of forming the channel stop layer 31 by the diffusion of boron, and removing the remaining nitride film layer 27 from the field oxide film 30 formed in the ninth step A tenth step of forming a word line by growing the polysilicon layer 32 and doping phosphorus, and an eleventh step of forming a bit line after forming a drain source region of the transistor from the tenth step. A method of manufacturing a dynamic random access memory cell.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.