KR880008139A - 단일칩 마이크로 프로세서 - Google Patents

Abstract

내용 없음.

Description

단일칩 마이크로 프로세서

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도 본 발명의 1실시예의 마이크로 프로세서의 브레이크 수단의 구성도.

제2도는 제1도에서 입력을 어드레스로 한 경우에 있어서 브레이크 제어 회로 및 피드백 제어 회로의 상세한 구성예를 도시한 도면.

제4도는 본 발명의 제2실시예의 마이크로 프로세서의 브레이크 수단의 구성도.

Claims (7)

1. (a). 어드레스 또는 데이타를 유지하는 여러개의 유지수단, (b). 상기 여러개의 유지수단의 각각에 유지된 값과 어드레스 또는 데이타의 값을 비교하는 비교수단, (c). 상기 비교수단의 이력을 유지하는 이력 유지수단, (d). 상기 비교수단 및 상기 이력 유지 수단에서의 신호에 의해 사전에 설정된 조건을 만족하는 경우에 출력신호를 출력하는 제어 수단, (e). 상기 제어 수단에 상기 신호를 출력하는 조건을 설정하는 수단을 포함하는 단일 칩 마이크로 프로세서.
2. 특허청구의 범위 제1항에 있어서 또, (f). 상기 비교수단에 어드레스 및 데이타의 한쪽을 선택적으로 공급하는 수단을 포함하는 단일칩 마이크로 프로세서.
3. 특허 청구의 범위 제2항에 있어서, 또 (g). 상기 데이타의 비트 길이를 소정의 일정한 길이로 일치시키는 일라인먼트 수단을 포함하는 단일칩 마이크로 프로세서.
4. 특허청구의 범위 제1항에 있어서, 상기 비교수단을 여러개 갖는 단일칩 마이크로 프로세서.
5. 특허청구의 범위 제1항에 있어서, 상기 비교수단은 입력 신호의 대소 비교를 행하는 기능을 갖는 단일칩 마이크로 프로세서.
6. (a). 어드레스 또는 데이타를 유지하는 여러개의 유지수단. (b). 상기 여러개의 유지수단의 각각에 유지된 값과 어드레스 또는 데이타의 값을 비교하는 비교수단, (c). 상기 비교수단의 이력을 유지하는 이력 유지수단, (d). 상기 여러개의 유지수다 중 제1의 유지수단에 유지된 어드레스 또는 데이타를 엑세스한 후, 상기 여러개의 유지수단중 제2의 유지수단에 유지된 어드레스 또는 데이타가 엑세스되었을 때에 출력신호를 출력하는 제어 수단을 포함하는 단일칩 마이크로 프로세서.
7. (a). 어드레스 또는 데이타를 유지하는 여러개의 유지수단, (b). 상기 여러개의 유지수단의 각각에 유지된 값과 어드레스 또는 데이타의 값을 비교하는 여러개의 비교수단, (c). 상기 여러개의 비교수단의 이력을 유지하는 이력 유지 수단, (d). 상기 여러개의 유지 수단중 특정의 유지수단에서 상기 비교수단 중의 특정의 비교수단을 통해서 입력된 신호와 상기 여러개의 유지수단 중 다른 유지수단에서 상기 비교 수단중의 다른 비교수단을 통해 이력 유지수단에 유지된 신호를 적어도 사용해서 출력신호를 출력하는 제어 수단을 포함하는 단일칩 마이크로 프로세서.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.