KR880006761A - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
KR880006761A
KR880006761A KR870013211A KR870013211A KR880006761A KR 880006761 A KR880006761 A KR 880006761A KR 870013211 A KR870013211 A KR 870013211A KR 870013211 A KR870013211 A KR 870013211A KR 880006761 A KR880006761 A KR 880006761A
Authority
KR
South Korea
Prior art keywords
degrees celsius
semiconductor device
temperature
randomized
oxygen
Prior art date
Application number
KR870013211A
Other languages
Korean (ko)
Other versions
KR920002463B1 (en
Inventor
토마스 쇼트 케니드
엘리자베드 화이트 앨리스
Original Assignee
엘리 와이스
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/935,273 external-priority patent/US4749660A/en
Application filed by 엘리 와이스, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 엘리 와이스
Publication of KR880006761A publication Critical patent/KR880006761A/en
Application granted granted Critical
Publication of KR920002463B1 publication Critical patent/KR920002463B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

내용 없음No content

Description

반도체 소자 제조방법Semiconductor device manufacturing method

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명에 따르는 SOI 이질 구조 개략도.1 is a schematic diagram of a SOI heterostructure according to the present invention.

제2도는 발명의 방법의 두가지 예시적인 실시예에 대해 개략적으로 주처리 단계를 도시하는 흐름도.2 is a flow diagram schematically showing the main processing steps for two exemplary embodiments of the method of the invention.

제3도는 본 발명에 따르는 SOI 웨이퍼상에 형성된 예시적인 반도체장치 개략도.3 is an exemplary semiconductor device schematic formed on an SOI wafer in accordance with the present invention.

Claims (14)

a) 결정 방위와 주표면을 갖는 단결점 Si 몸체를 제공하는 단계와, b) 매입된 산소가 풍부한 층이 Si 상부층과 더불어 Si 몸체내에 형성되도록 주표면을 통해 Si 몸체내로 산소 이온을 주입하는 단계와, c) 매입된 SiO2층이 산소가 풍부한 층으로부터 형성되도록 산소 주입된 Si 몸체를 열 처리시키는 단계와, d) 반도체 소자 제조를 완성시키는 단계를 포함하고, Si 몸체내에 매입된 SiO2층을 구비하는 반도체 소자 제조 방법에 있어서, e) 산소 주입은 임계 이하의 산소 주입이며, f) 단계 b) 다음에 Si 상부층 결과는 SiO2상부층 인터페이스 근처의 비교적 낮은 결점 밀도를 갖는 장치 - 그레이드 상부층이 되도록 열처리와 랜덤화 주입을 수행하는 단계를 구비하는 것을 특징으로 하는 반도체 소자 제조 방법.a) providing a single point Si body having a crystal orientation and a major surface, and b) implanting oxygen ions into the Si body through the major surface such that an embedded oxygen rich layer is formed in the Si body along with the Si upper layer. and, c) of the embedded SiO 2 layer comprises the step and, d) step of completing the manufacture of semiconductor devices for the heat treatment the oxygen implanted Si body such that oxygen is formed from a rich layer and embedded in the Si body SiO 2 layer In a method of fabricating a semiconductor device comprising: e) oxygen injection is sub-critical oxygen injection, f) step b) followed by Si top layer results in a device having a relatively low defect density near the SiO 2 top layer interface—grade top layer A method of manufacturing a semiconductor device, comprising the step of performing heat treatment and randomized implantation. 제1항에 있어서, 랜덤화 주입은 Si 이온 주입을 포함하고, Si 몸체는 랜덤화 주입동안 약 섭씨 100도 이하의 규정온도로 유지하는 것을 특징으로 하는 반도체 소자 제조 방법.The method of claim 1 wherein the randomized implant comprises Si ion implantation and the Si body is maintained at a specified temperature of about 100 degrees Celsius or less during the randomized implant. 제2항에 있어서, 약 2×1014에서 약 1×1015Si/cm2이 랜덤화 주입동안 주입되고, Si 이온은 약 0.1MeV 에서 약 2MeV 범위내의 에너지를 갖는 것을 특징으로 하는 반도체 소자 제조 방법.The semiconductor device of claim 2, wherein about 2 × 10 14 to about 1 × 10 15 Si / cm 2 is implanted during the randomization implantation, and Si ions have energy in the range of about 0.1MeV to about 2MeV. Way. 제1항에 있어서, Si 몸체는 임계 이하의 산소 주입동안 약 섭씨 350도 이하의 규정 온도로 유지되며, 랜덤화 주입은 단계 c) 다음에 수행되며 Si 몸체는 랜덤화 주입동안 약 섭씨 100도 이하의 규정온도로 유지되는 것을 특징으로 하는 반도체 소자 제조 방법.The Si body of claim 1, wherein the Si body is maintained at a specified temperature of about 350 degrees Celsius or less during subcritical oxygen implantation, and a randomized implant is performed after step c) and the Si body is about 100 degrees Celsius or less during randomization implantation. The semiconductor device manufacturing method characterized in that it is maintained at the prescribed temperature. 제4항에 있어서, 단계 c) 약 섭씨 1200도 이상의 온도로 Si 몸체 어니일링을 포함하고 단계 f)의 열처리는 랜덤화 주입 다음에 약 섭씨 500도에서 섭씨 700도 범위내의 온도로 Si 몸체를 어니일링하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.The process of claim 4, wherein c) comprises Si body annealing at a temperature of about 1200 degrees Celsius or more and the heat treatment of step f) anneals the Si body at a temperature in the range of about 500 degrees Celsius to 700 degrees Celsius following randomization injection. A method of manufacturing a semiconductor device comprising the step of eling. 제5항에 있어서, 단계 c)는 약 섭시 500도에서 섭시 700도 범위내의 온도로 Si 몸체를 어니일링하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.6. The method of claim 5, wherein step c) comprises annealing the Si body at a temperature in the range of about 500 degrees Celsius to 700 degrees Celsius. 제1항에 있어서, Si 몸체는 부화학양론 산소 주입동안 적어도 약 섭씨 350도의 규정 온도로 유지되며, 제1랜덤화 주입은 단계 c) 이전에 수행되며, Si 몸체는 제1랜덤화 주입동안 약 섭씨 100도 이하의 규정 온도로 유지되는 것을 특징으로 하는 반도체 소자 제조 방법.The method of claim 1, wherein the Si body is maintained at a specified temperature of at least about 350 degrees Celsius during stoichiometric oxygen injection, the first randomized implantation is performed prior to step c), and the Si body is subjected to about 1st randomized implantation. A method for manufacturing a semiconductor device, which is maintained at a prescribed temperature of 100 degrees Celsius or less. 제7항에 있어서, 단계 c)는 약 섭씨 1200도 이상의 온도로 Si 몸체를 어니일링하는 단계를 포함하는 것을 특징으로하는 반도체 제조방법.8. The method of claim 7, wherein step c) comprises annealing the Si body to a temperature of at least about 1200 degrees Celsius. 제8항에 있어서, 상기 방법은 단계 c) 다음에 수행되는 제2랜덤화 주입을 포함하며, 제2랜덤화 주입은 약 섭씨 500도에서 섭씨 700도 범위내의 온도로 Si 몸체 어니일에 의해 수반되는 것을 특징으로 하는 반도체 소자 제조 방법.The method of claim 8, wherein the method comprises a second randomized implant performed after step c), wherein the second randomized implant is accompanied by the Si body annealing at a temperature in the range of about 500 degrees Celsius to 700 degrees Celsius. Method for manufacturing a semiconductor device, characterized in that. 제8항에 있어서, 단계 c)는 약 섭씨 500도에서 섭씨 700도 범위내의 온도로 Si 몸체를 어니일링하는 단계를 포함하는 것을 특징으로 하는 반도체 제조 방법.10. The method of claim 8, wherein step c) comprises annealing the Si body at a temperature in the range of about 500 degrees Celsius to 700 degrees Celsius. 제1항에 있어서, 단계 c)는 비교적 얇은 SiO2층의 느린 성장을 야기시키는데 적용된 공기와 Si 몸체에 접촉시키는 단계를 포함하는 것을 특징으로하는 반도체 소자 제조 방법.The method of claim 1 wherein step c) comprises contacting the Si body with air applied to cause slow growth of a relatively thin SiO 2 layer. 제11항에 있어서, 공기는 소수의 성분으로서 산소와 주성분으로서 불활성 기체를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법.12. The method of claim 11, wherein the air contains oxygen as a minor component and an inert gas as a main component. 제1항의 방법에 따라 생성된 반도체 소자.A semiconductor device produced according to the method of claim 1. 제13항에 있어서, 반도체 소자는 전자 장치를 구비하는 것을 특징으로 하는 반도체 소자.The semiconductor device according to claim 13, wherein the semiconductor device comprises an electronic device. ※ 참고 사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019870013211A 1986-11-26 1987-11-24 Method of making an article comprising a buried sio2 layer and article produced thereby KR920002463B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US935,273 1978-08-21
US935273 1986-11-26
US06/935,273 US4749660A (en) 1986-11-26 1986-11-26 Method of making an article comprising a buried SiO2 layer

Publications (2)

Publication Number Publication Date
KR880006761A true KR880006761A (en) 1988-07-25
KR920002463B1 KR920002463B1 (en) 1992-03-24

Family

ID=25466836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870013211A KR920002463B1 (en) 1986-11-26 1987-11-24 Method of making an article comprising a buried sio2 layer and article produced thereby

Country Status (1)

Country Link
KR (1) KR920002463B1 (en)

Also Published As

Publication number Publication date
KR920002463B1 (en) 1992-03-24

Similar Documents

Publication Publication Date Title
US5468657A (en) Nitridation of SIMOX buried oxide
EP0269349A2 (en) Method of making an article comprising a buried SiO2 layer
US20050070053A1 (en) Template layer formation
KR20090089363A (en) Low defect si:c layer with retrograde carbon profile
JP2005203756A (en) Strained silicon on insulator produced by film movement and relaxation caused by hydrogen implantation
JPH10500254A (en) Fabrication process of low dislocation density structure with oxide layer embedded in semiconductor substrate
KR20100027947A (en) Method for fabricating a semiconductor on insulator substrate with reduced secco defect density
KR20110055508A (en) Method for making a structure comprising a step for implanting ions in order to stabilize the adhesive bonding interface
JPS6224945B2 (en)
KR19990071115A (en) Method of forming insulating film of semiconductor device
US6548379B1 (en) SOI substrate and method for manufacturing the same
JPS6269666A (en) Ion implanting method
US7601606B2 (en) Method for reducing the trap density in a semiconductor wafer
KR100367740B1 (en) Method for fabricating gate oxide film
KR880006761A (en) Semiconductor device manufacturing method
JPS63217657A (en) Manufacture of semiconductor substrate
KR100543252B1 (en) Soi substrate
GB2307790A (en) Method of removing defects from semiconductor devices.
JP2685384B2 (en) Semiconductor substrate manufacturing method
KR0151990B1 (en) Formation method of gattering layer in silicon substrate
KR20050013398A (en) A Producing Method For Silicon Single Crystal Wafer and Silicon On Insulator Wafer
KR100328708B1 (en) A method of isolating semiconductor layer
JPH065826A (en) Manufacture of semiconductor device
JPH077748B2 (en) Method for manufacturing semiconductor device
KR101132603B1 (en) Template layer formation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19950215

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee