JPH077748B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH077748B2 JPH077748B2 JP15434186A JP15434186A JPH077748B2 JP H077748 B2 JPH077748 B2 JP H077748B2 JP 15434186 A JP15434186 A JP 15434186A JP 15434186 A JP15434186 A JP 15434186A JP H077748 B2 JPH077748 B2 JP H077748B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- soi
- substrate
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔概要〕 サイモックス(SIMOX)法を用いた絶縁層上の半導体層
(SOI:Semiconductor On Insulator)の形成において、 シリコン基板の表面層に対するIV族半導体イオン注入を
追加することにより、 形成されるSOIの結晶性向上を図ったものである。DETAILED DESCRIPTION OF THE INVENTION [Outline] In forming a semiconductor layer (SOI: Semiconductor On Insulator) on an insulating layer using a SIMOX method, group IV semiconductor ion implantation to a surface layer of a silicon substrate is added. This improves the crystallinity of the formed SOI.
本発明は、半導体装置の製造方法に係り、特に、SIMOX
法を用いたSOIの形成方法に関す。The present invention relates to a semiconductor device manufacturing method, and more particularly to a SIMOX
The present invention relates to a method of forming an SOI using the method.
SOIは、形成するトランジスタなどの素子の完全分離や
高速化を可能にするものとして、形成方法がいろいろと
研究されている。SOI has been variously studied for its formation method, as it enables complete separation of elements such as transistors to be formed and high speed.
SOI形成の一方法であるSIMOX法は、他の方法に比してSO
I形成の工程が単純である特徴を有するが、形成されたS
OIには難点が残されているので改良が望まれている。The SIMOX method, which is one method of forming SOI, is
I has the characteristic that the process of formation is simple, but the formed S
OI has some drawbacks, so improvement is desired.
SIMOX法を用いたSOI形成の従来方法は、第4図の工程順
側面図(a)(b)に示す如くである。The conventional method of SOI formation using the SIMOX method is as shown in the side views (a) and (b) of FIG.
即ち、先ず図(a)に示す如くシリコン基板1に酸素を
深く多量にイオン注入して基板1内に酸素注入層2を形
成し、その後熱処理を行って酸素注入層2を図(b)に
示す如く埋込み二酸化シリコン層3に変化させる。さす
れば、二酸化シリコン層3を絶縁層にしたSOIなるシリ
コン層4が形成される。That is, first, as shown in FIG. 3A, a large amount of oxygen is deeply ion-implanted into the silicon substrate 1 to form an oxygen-implanted layer 2 in the substrate 1, and then heat treatment is performed to form the oxygen-implanted layer 2 in FIG. The buried silicon dioxide layer 3 is changed as shown. Then, a silicon layer 4 made of SOI using the silicon dioxide layer 3 as an insulating layer is formed.
上記イオン注入の条件は、例えば、加速エネルギーが15
0KeV、ドーズ量が2×1018/cm2であり、その際の基板
1内の注入酸素の濃度分布は、第2図(濃度分布図)の
曲線Aの如くである。そして二酸化シリコン層3となる
のは濃度が略1022/cm3の部分であり、シリコン層4の
厚さは約0.2μmとなる。The conditions for the ion implantation are, for example, that the acceleration energy is 15
The concentration distribution of the implanted oxygen in the substrate 1 at that time is 0 KeV and the dose amount is 2 × 10 18 / cm 2 , and is as shown by the curve A in FIG. 2 (concentration distribution diagram). The silicon dioxide layer 3 is a portion having a concentration of about 10 22 / cm 3 , and the silicon layer 4 has a thickness of about 0.2 μm.
かく形成されたSOIなるシリコン層4は、第2図からも
判るように、表面近傍における酸素濃度が略1020/cm3
にも達するため、結晶性が良くない。As can be seen from FIG. 2, the silicon layer 4 of SOI thus formed has an oxygen concentration of approximately 10 20 / cm 3 near the surface.
The crystallinity is not good because it reaches to.
このためトランジスタを形成する場合、シリコン層4に
直接形成するとトランジスタの特性が低下するので、MO
Sトランジスタを例にした第5図に示す如く、シリコン
層4の上に堆積シリコン層5を数μmの厚さに追加し、
そこに形成することが多い。Therefore, when a transistor is formed, if it is directly formed on the silicon layer 4, the characteristics of the transistor are deteriorated.
As shown in FIG. 5 in which an S-transistor is taken as an example, a deposited silicon layer 5 having a thickness of several μm is added on the silicon layer 4,
Often formed there.
しかしながら第5図に示すMOSトランジスタ(Sはソー
ス領域、Dはドレイン領域、Gはゲート電極)は、動作
時における空乏層DLが二酸化シリコン層3に達しない場
合があり、SOI利用の特徴である高速化が得られない問
題がある。However, in the MOS transistor (S is a source region, D is a drain region, G is a gate electrode) shown in FIG. 5, the depletion layer DL may not reach the silicon dioxide layer 3 during operation, which is a characteristic of utilizing SOI. There is a problem that speedup cannot be obtained.
この問題の解決には、堆積シリコン層5の追加を不要に
する、即ち、SIMOX法を用いて形成したSOIに直接トラン
ジスタが形成されても支障のないように、SOIの結晶性
を向上させれば良い。In order to solve this problem, it is not necessary to add the deposited silicon layer 5, that is, the crystallinity of the SOI should be improved so that a transistor can be directly formed on the SOI formed by using the SIMOX method. Good.
それは、従来の酸素イオン注入に、基板の表面層に対す
るIV族半導体イオン注入を追加し、熱処理により注入さ
れた酸素の化合および注入されたIV族半導体の結晶化を
行ってSOIを形成する本発明の製造方法によって達成さ
れる。According to the present invention, a group IV semiconductor ion implantation for a surface layer of a substrate is added to a conventional oxygen ion implantation, and a combination of oxygen implanted by heat treatment and a crystallization of the implanted group IV semiconductor are performed to form an SOI. It is achieved by the manufacturing method of.
上記IV族半導体イオン注入により、基板の表面層では相
対的に酸素濃度が従来の場合より薄くなる。またIV族半
導体(シリコン、ゲルマニウム、など)は、結晶が基板
の結晶と同じダイヤモンド形であるので、注入された後
の上記熱処理により基板の結晶に組み込まれる。By the group IV semiconductor ion implantation, the oxygen concentration in the surface layer of the substrate becomes relatively lower than in the conventional case. Further, since the crystal of the group IV semiconductor (silicon, germanium, etc.) has the same diamond shape as the crystal of the substrate, it is incorporated into the crystal of the substrate by the heat treatment after the implantation.
かくして本発明方法により形成されたSOIの結晶は、従
来方法によるSOIの結晶より結晶性が向上してそこに形
成されるトランジスタの特性低下を低減させるので、第
5図で説明した堆積シリコン層5の追加が不要になる。Thus, the SOI crystal formed by the method of the present invention has improved crystallinity and reduces the deterioration of the characteristics of the transistor formed therein as compared with the SOI crystal formed by the conventional method. Therefore, the deposited silicon layer 5 described in FIG. No need to add.
以下、本発明方法実施例について第1図および第2図
を、また本発明方法の利用例について第3図を用い説明
する。全図を通じ同一符号は同一対象物を示す。An embodiment of the method of the present invention will be described below with reference to FIGS. 1 and 2, and an example of use of the method of the present invention will be described with reference to FIG. The same reference numerals denote the same objects throughout the drawings.
SIMOX法を用いたSOI形成の本発明方法の実施例は第1図
の工程順側面図(a)〜(c)に示す如くである。An embodiment of the method of the present invention for forming SOI using SIMOX method is as shown in the side views (a) to (c) of FIG.
即ち、先ず〔図(a)参照〕、従来方法と同様にシリコ
ン基板1に酸素をイオン注入(加速エネルギー150KeV、
ドーズ量2×1018/cm2)して、基板1内に酸素注入層
2を形成する。基板1内の注入酸素の濃度分布は、第2
図の曲線Aの如くである。ここで酸素濃度が略1022/cm
3の領域が酸素注入層2となる。That is, first [see FIG. (A)], oxygen is ion-implanted into the silicon substrate 1 (acceleration energy 150 KeV,
The oxygen injection layer 2 is formed in the substrate 1 with a dose amount of 2 × 10 18 / cm 2 ). The concentration distribution of implanted oxygen in the substrate 1 is
It is like curve A in the figure. Here, the oxygen concentration is approximately 10 22 / cm
The region 3 becomes the oxygen injection layer 2.
次いで〔図(b)参照〕、基板1の表面層に対してシリ
コンをイオン注入してシリコン注入層6を形成する。注
入条件は、加速エネルギーが30KeV、ドーズ量が2×10
15/cm2である。この注入による基板1内の注入シリコ
ンの濃度分布は第2図の曲線Bの如くであり、基板1の
表面近傍の濃度は1021/cm3を越えて酸素濃度の数10倍
になる。Next, referring to FIG. 2B, silicon is ion-implanted into the surface layer of the substrate 1 to form a silicon-implanted layer 6. The implantation conditions are an acceleration energy of 30 KeV and a dose of 2 × 10.
It is 15 / cm 2 . The concentration distribution of the implanted silicon in the substrate 1 by this implantation is as shown by the curve B in FIG. 2, and the concentration in the vicinity of the surface of the substrate 1 exceeds 10 21 / cm 3 and is several tens of times the oxygen concentration.
次いで〔図(c)参照〕、窒素雰囲気中で約1250℃、約
10時間の熱処理を行う。さすれば酸素注入層2が二酸化
シリコン層3に変化し、二酸化シリコン層3の上には、
シリコン注入層6の注入シリコンが基板1の結晶に組み
込まれたシリコン層4aが形成される。そしてこのSOIな
るシリコン層4aは、従来方法の場合より酸素濃度が低く
結晶性が向上している。Next, see Fig. (C)!
Heat treatment for 10 hours. Then, the oxygen injection layer 2 is changed to the silicon dioxide layer 3, and on the silicon dioxide layer 3,
A silicon layer 4a in which the implanted silicon of the silicon implantation layer 6 is incorporated into the crystal of the substrate 1 is formed. The silicon layer 4a made of SOI has a lower oxygen concentration and improved crystallinity than in the conventional method.
第3図は上記方法を利用して形成したMOSトランジスタ
を示す模式側断面図である。FIG. 3 is a schematic side sectional view showing a MOS transistor formed by using the above method.
このトランジスタは、シリコン層4aに直接形成されてい
る。そのため、ソース領域Sおよびドレイン領域Dの下
面は二酸化シリコン層3に略達している。従ってこのト
ランジスタは、動作時における空乏層DLが完全に二酸化
シリコン層3に到達し、SOI利用の特徴である高速化を
確保している。その他の特性に関しては、シリコン層4a
の結晶性が向上しているので、第5図図示のトランジス
タに比して遜色ない。This transistor is directly formed on the silicon layer 4a. Therefore, the lower surfaces of the source region S and the drain region D almost reach the silicon dioxide layer 3. Therefore, in this transistor, the depletion layer DL during operation reaches the silicon dioxide layer 3 completely, and the high speed, which is a characteristic of using SOI, is secured. For other properties, silicon layer 4a
Since the crystallinity is improved, it is comparable to the transistor shown in FIG.
なお、SIMOX法を用いてSOIとして形成されたシリコン層
4aは、結晶性の向上によりバイポーラトランジスタの形
成にもそのまま使用することが出来る。A silicon layer formed as SOI using the SIMOX method
4a can be used as it is for forming a bipolar transistor due to the improved crystallinity.
また、上記実施例では、基板1の表面層に対するイオン
注入にシリコンを用いたが、IV族であるならば他の半導
体例えばゲルマニウムなどを用いても同様にSOIの酸素
濃度を低めて、トランジスタの形成に有利になることは
容易に理解出来る。Further, in the above embodiment, silicon is used for ion implantation into the surface layer of the substrate 1. However, if it is a group IV semiconductor, other semiconductors such as germanium may be used to lower the oxygen concentration of SOI in the same manner, and It is easy to understand that it is advantageous for formation.
以上説明したように本発明の構成によれば、SIMOX法を
用いた絶縁層上のSOIの形成において、形成されるSOIの
結晶性向上が図られて、そのSOIにトランジスタを直接
形成することが可能になり、例えばSOIの特徴である高
速MOSトランジスタの形成にSIMOX法の適用を可能にさせ
る効果がある。As described above, according to the structure of the present invention, in the formation of SOI on the insulating layer using the SIMOX method, the crystallinity of the formed SOI can be improved, and the transistor can be directly formed on the SOI. For example, the SIMOX method can be applied to the formation of a high-speed MOS transistor, which is a characteristic of SOI.
第1図は本発明方法の実施例を示す工程順側面図(a)
〜(c)、 第2図は基板におけるイオン注入の濃度分布図、 第3図は本発明方法を利用して形成したトランジスタ例
を示す模式側断面図、 第4図は従来方法を示す工程順側面図(a)(b)、 第5図は従来方法を利用した場合の問題点説明図、 である。 図において、 1はシリコン基板、2は酸素注入層、3は二酸化シリコ
ン層、4、4aはシリコン層(SOI)、5は堆積シリコン
層、6はシリコン注入層、A、Bは濃度分布曲線、DLは
空乏層、 である。FIG. 1 is a side view (a) showing a process sequence of an embodiment of the method of the present invention
(C), FIG. 2 is a concentration distribution diagram of ion implantation in the substrate, FIG. 3 is a schematic side sectional view showing an example of a transistor formed by using the method of the present invention, and FIG. 4 is a process order showing a conventional method. Side views (a) and (b), and FIG. 5 are explanatory views of problems when the conventional method is used. In the figure, 1 is a silicon substrate, 2 is an oxygen injection layer, 3 is a silicon dioxide layer, 4 and 4a are silicon layers (SOI), 5 is a deposited silicon layer, 6 is a silicon injection layer, A and B are concentration distribution curves, DL is the depletion layer.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/12 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical indication H01L 27/12
Claims (1)
素イオン注入工程と、該基板の表面層に対するIV族半導
体イオン注入工程と、注入された酸素の化合および注入
されたIV族半導体の結晶化のための熱処理工程とを含む
ことを特徴とする半導体装置の製造方法。1. An oxygen ion implantation step for forming an oxygen implantation layer in a silicon substrate, a group IV semiconductor ion implantation step for the surface layer of the substrate, a combination of the implanted oxygen and an implanted group IV semiconductor crystal. And a heat treatment step for forming the semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15434186A JPH077748B2 (en) | 1986-07-01 | 1986-07-01 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15434186A JPH077748B2 (en) | 1986-07-01 | 1986-07-01 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS639940A JPS639940A (en) | 1988-01-16 |
JPH077748B2 true JPH077748B2 (en) | 1995-01-30 |
Family
ID=15582032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15434186A Expired - Lifetime JPH077748B2 (en) | 1986-07-01 | 1986-07-01 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH077748B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4749660A (en) * | 1986-11-26 | 1988-06-07 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making an article comprising a buried SiO2 layer |
US5141879A (en) * | 1989-08-28 | 1992-08-25 | Herbert Goronkin | Method of fabricating a FET having a high trap concentration interface layer |
JP3139904B2 (en) * | 1993-12-28 | 2001-03-05 | 新日本製鐵株式会社 | Method and apparatus for manufacturing semiconductor substrate |
-
1986
- 1986-07-01 JP JP15434186A patent/JPH077748B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS639940A (en) | 1988-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930010121B1 (en) | Process for forming high and low voltage cmos transistors on a single integrated circuit chip | |
KR910007081A (en) | Semiconductor device manufacturing process | |
ATE39034T1 (en) | MANUFACTURE OF STACKED MOS DEVICES. | |
JPH0355984B2 (en) | ||
JP2003142420A (en) | Method of manufacturing integrated circuit | |
US4307411A (en) | Nonvolatile semiconductor memory device and method of its manufacture | |
US4151538A (en) | Nonvolatile semiconductive memory device and method of its manufacture | |
JPH077748B2 (en) | Method for manufacturing semiconductor device | |
JPH061786B2 (en) | Method of manufacturing thin film transistor | |
JPH04264724A (en) | Manufacture of semiconductor substrate | |
JPS61185950A (en) | Manufacture of semiconductor device | |
JPS60126867A (en) | Manufacture of semiconductor device | |
KR0136532B1 (en) | Thin film transistor | |
JPH05335559A (en) | Forming method for double diffused layer | |
JP2838315B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH0368134A (en) | Manufacture of semiconductor device | |
JPS63250812A (en) | Manufacture of semiconductor substrate | |
JPH0533527B2 (en) | ||
JPH01220438A (en) | Manufacture of semiconductor device | |
JP3070182B2 (en) | Manufacturing method of electrostatic induction transistor | |
JPH05299349A (en) | Manufacture of soi substrate | |
JPS59161021A (en) | Ion implantation | |
JPS6057619A (en) | Manufacture of semiconductor device | |
KR960026141A (en) | Shallow bonding layer low temperature formation method by silicon substrate | |
JPS6072271A (en) | Manufacture of semiconductor device |