JPH05299349A - Manufacture of soi substrate - Google Patents
Manufacture of soi substrateInfo
- Publication number
- JPH05299349A JPH05299349A JP33142692A JP33142692A JPH05299349A JP H05299349 A JPH05299349 A JP H05299349A JP 33142692 A JP33142692 A JP 33142692A JP 33142692 A JP33142692 A JP 33142692A JP H05299349 A JPH05299349 A JP H05299349A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- substrate
- soi
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、SOI基板の製造方
法に関し、特に、SIMOX(Separation
by IMplanted OXygenの略)法によ
るSOI基板の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an SOI substrate, and more particularly to SIMOX (Separation).
The present invention relates to a method for manufacturing an SOI substrate by the by IM planted OXygen method.
【0002】[0002]
【従来の技術】絶縁性基板上に単結晶シリコン薄膜を形
成したウェハーは、SOI(Silicon On I
nsulatorの略)と言われ、この単結晶シリコン
薄膜上にMOS(Metal Oxide Semic
onductorの略)型電界効果トランジスタのよう
な半導体素子を形成すると、寄生容量の低減及び電流駆
動能力の増大によって、素子の高速化が図れることや、
短チャネル効果が低減されるという効果がある。従来、
SOI構造を形成するために多くの手法が提案されてお
り、高濃度の酸素イオンをシリコン基板に注入してSO
I構造を形成するというSIMOX法もその一つであ
る。以下、SIMOX法について説明する。2. Description of the Related Art A wafer in which a single crystal silicon thin film is formed on an insulating substrate is an SOI (Silicon On I) wafer.
It is called an abbreviation for “Nusulator”, and MOS (Metal Oxide Semiconductor) is formed on this single crystal silicon thin film.
When a semiconductor element such as a field effect transistor (which is an abbreviation for “onductor”) is formed, the speed of the element can be increased by reducing the parasitic capacitance and increasing the current driving capability.
There is an effect that the short channel effect is reduced. Conventionally,
Many methods have been proposed for forming an SOI structure, in which a high concentration of oxygen ions is implanted into a silicon substrate to form an SO.
The SIMOX method of forming an I structure is one of them. The SIMOX method will be described below.
【0003】SIMOX法とは、例えば、シリコン基板
に、酸素イオンを加速エネルギー200keV、ドーズ
量2.0×1018/cm2 で注入し、その後、1300
℃以上の高温でAr/O2 またはN2 /O2 の混合気体
中で十分に熱処理をすることにより、シリコン基板内部
に直接埋め込み膜(SiO2 膜)を形成する方法であ
る。図4(a)〜(c)は、SIMOX法によるSOI
基板の製造方法を示す工程図である。図4(a)はシリ
コン基板を示す図であり、1はシリコン基板である。図
4(b)は、シリコン基板1に対して、酸素イオンを注
入する工程を示した図である。シリコン基板1を500
〜600℃に加熱した状態で、シリコン基板1の上面か
ら酸素イオン2を、例えば、加速エネルギー200ke
V,ドーズ量2.0×1018/cm2 で注入する。酸素
イオン2を注入することで、シリコン基板1と酸素イオ
ン2の反応により、埋め込み絶縁膜(以下、SiO2 膜
と称す)3が形成される。4は、SiO2 膜3上にある
シリコン層である。図4(c)は、図4(b)での酸素
イオン2注入後の熱処理を行う工程を示す図である。例
えば、1300℃以上の高温で、Ar/O2 雰囲気中で
5時間程度の熱処理を行うことにより、酸素イオン2の
注入で生じた欠陥を消失させ、結晶性の回復により、単
結晶シリコン層(以下、SOI層と称す)5を形成す
る。しかし、シリコン基板1では酸素イオン2が高注入
量で注入されるため、種々の欠陥が発生しており、10
00℃以上の熱処理によってもこれらの欠陥は消失しな
い。逆に、高温の熱処理によって、これらの微小な欠陥
は成長し、線状の欠陥となってシリコン層4の表面から
シリコン層4とSiO2 膜3との境界面にまで達する。
これは貫通転位6と呼ばれる。さらに、熱処理の時に、
Ar/O2 雰囲気中との反応を防ぐために、図4(d)
に示すように、シリコン基板1の表面に保護膜7(Si
O2 )を形成させる場合もある。In the SIMOX method, for example, oxygen ions are implanted into a silicon substrate at an acceleration energy of 200 keV and a dose of 2.0 × 10 18 / cm 2 , and then 1300.
This is a method of directly forming a buried film (SiO 2 film) inside a silicon substrate by sufficiently performing heat treatment in a mixed gas of Ar / O 2 or N 2 / O 2 at a high temperature of ℃ or higher. FIGS. 4A to 4C show SOI by SIMOX method.
It is process drawing which shows the manufacturing method of a board | substrate. FIG. 4A is a diagram showing a silicon substrate, and 1 is a silicon substrate. FIG. 4B is a diagram showing a step of implanting oxygen ions into the silicon substrate 1. Silicon substrate 1 500
In a state of being heated to ˜600 ° C., oxygen ions 2 are supplied from the upper surface of the silicon substrate 1 at an acceleration energy of 200 ke, for example.
Implant with V and dose of 2.0 × 10 18 / cm 2 . By implanting oxygen ions 2, a buried insulating film (hereinafter referred to as a SiO 2 film) 3 is formed by the reaction between the silicon substrate 1 and the oxygen ions 2. 4 is a silicon layer on the SiO 2 film 3. FIG. 4C is a diagram showing a step of performing heat treatment after the oxygen ion 2 implantation shown in FIG. For example, by performing heat treatment at a high temperature of 1300 ° C. or higher in an Ar / O 2 atmosphere for about 5 hours, defects generated by implantation of oxygen ions 2 are eliminated, and the crystallinity is recovered, so that the single crystal silicon layer ( Hereinafter, referred to as an SOI layer) 5 is formed. However, various defects are generated in the silicon substrate 1 because the oxygen ions 2 are implanted at a high implantation amount.
These defects do not disappear even by heat treatment at 00 ° C. or higher. On the contrary, by the high temperature heat treatment, these minute defects grow and become linear defects that reach from the surface of the silicon layer 4 to the boundary surface between the silicon layer 4 and the SiO 2 film 3.
This is called threading dislocation 6. Furthermore, during heat treatment,
In order to prevent the reaction with the Ar / O 2 atmosphere, FIG.
As shown in, the protective film 7 (Si
O 2 ) may be formed in some cases.
【0004】次に、SOI基板を製造するのに採用され
ているイオン注入条件について下記に記述する。図5
は、酸素イオン2注入量に対するシリコン基板1中の酸
素濃度を表す図である。ここでは、加速エネルギーを2
00keVとする。図において、酸素イオン2の注入量
が少ないと、酸素はシリコン基板1内でガウス分布をと
り、シリコン基板1中でSiO2 膜3は形成されない。
しかし、酸素イオン2の注入量が、シリコン基板1中で
SiO2 膜3が形成されるのに必要な臨界注入量(1.
35×1018/cm2 )以上になると、注入ピーク付近
の酸素濃度が、SiO2 中に含まれる1cm3 当たりの
酸素原子の数、即ち、SiO2 の化学量論的濃度(4.
4×1022/cm3 )を越える。そのため、過剰の酸素
は分布の裾野に向かって拡散してゆき、シリコン基板1
と反応してSiO2 を形成し、シリコン基板1内で急峻
な界面のSiO2 膜3を得ることができる。この時の反
応を式で表すと次のようになる。 xSi+2Oi→SiO2 +(x−1)Sii ……………………(1) (Oi:格子間酸素、Sii:格子間シリコン)ここ
で、格子間酸素とは格子の間に割り込んだ他の原子とは
結合していない酸素原子であり、格子間シリコンとは格
子の間に割り込んだ他の原子とは結合していないシリコ
ン原子である。臨界注入量以上の酸素イオン2を注入す
ることにより、SiO2 は生成されるが、同時に起こる
体積増加を緩和するために格子間シリコンの放出が起こ
る。この格子間シリコンは、シンクとなるシリコン基板
1の表面に吸収される。しかし、酸素イオン2の注入量
の増加に伴い、発生する格子間シリコンの数が増加し、
やがて、過剰の格子間シリコンは互いに合体して、シリ
コン層4の層中に欠陥として残る。この欠陥が、後の熱
処理の段階で、シリコン基板1の表面とSiO2 膜3と
の間に固定された貫通転位6として安定化し、シリコン
基板1の結晶品質を劣化させる原因となる。Next, the ion implantation conditions adopted to manufacture the SOI substrate will be described below. Figure 5
FIG. 4 is a diagram showing the oxygen concentration in the silicon substrate 1 with respect to the implantation amount of oxygen ions 2. Here, the acceleration energy is 2
It is set to 00 keV. In the figure, when the implantation amount of oxygen ions 2 is small, oxygen has a Gaussian distribution in the silicon substrate 1, and the SiO 2 film 3 is not formed in the silicon substrate 1.
However, the critical injection amount necessary for implantation of oxygen ions 2, SiO 2 film 3 is formed in the silicon substrate 1 (1.
Becomes a 35 × 10 18 / cm 2) or more, the oxygen concentration in the vicinity of the injection peak, the number of oxygen atoms per 1 cm 3 contained in SiO 2, i.e., the SiO 2 stoichiometric concentrations (4.
4 × 10 22 / cm 3 ). Therefore, excess oxygen diffuses toward the bottom of the distribution, and the silicon substrate 1
Reacting with to form a SiO 2, it is possible to obtain the SiO 2 film 3 of sharp interface in the silicon substrate 1. The reaction at this time is expressed as follows. xSi + 2Oi → SiO 2 + (x-1) Sii …………………… (1) (Oi: interstitial oxygen, Sii: interstitial silicon) Here, interstitial oxygen is something other than interstitial oxygen. Is an oxygen atom that is not bonded to the atom, and interstitial silicon is a silicon atom that is not bonded to other atoms interrupted between the lattices. By implanting oxygen ions 2 in an amount equal to or greater than the critical implant amount, SiO 2 is produced, but interstitial silicon is released to mitigate the simultaneous volume increase. The interstitial silicon is absorbed by the surface of the silicon substrate 1 serving as a sink. However, as the implantation amount of oxygen ions 2 increases, the number of interstitial silicon generated increases,
Over time, the excess interstitial silicon coalesces with each other and remains as defects in the layer of silicon layer 4. This defect is stabilized as threading dislocations 6 fixed between the surface of the silicon substrate 1 and the SiO 2 film 3 in the subsequent heat treatment step, and causes the crystal quality of the silicon substrate 1 to deteriorate.
【0005】貫通転位6の密度は、イオン注入条件に依
存している。図6はSOI層中の転位密度の酸素イオン
注入量および加速電圧依存性を示した図である。図6に
示すように、酸素イオンの注入量が増加するほど、ま
た、加速電圧が低いほど転位密度は増加する傾向にあ
る。そこで、貫通転位6を発生させずに良質なSiO2
膜3を形成させるために、注入量と欠陥密度の相関性を
利用したマルチイオン注入(多段注入)法がある。この
方法は、転位密度を低減させるために、従来に比べて注
入量を低くして(0.5〜1.0×1018/cm2 )酸
素イオン注入を行い、次に熱処理により結晶性の回復と
SiO2 の析出を図った後、所定の注入量を得るため
に、この注入・熱処理の工程を数回繰り返す方法であ
る。この方法では、Si/SiO2 界面が非常に急峻
で、SOI層内の転位密度も103 /cm2以下のきわ
めて良質のSiO2 膜を有するSOI基板が実現でき
る。しかし、この方法では、プロセスが煩雑化するため
商業的な量産に適さない。The density of threading dislocations 6 depends on the ion implantation conditions. FIG. 6 is a diagram showing the dependency of dislocation density in the SOI layer on the oxygen ion implantation amount and the acceleration voltage. As shown in FIG. 6, the dislocation density tends to increase as the implantation amount of oxygen ions increases and as the acceleration voltage decreases. Therefore, high-quality SiO 2 without causing threading dislocations 6
In order to form the film 3, there is a multi-ion implantation (multi-stage implantation) method that utilizes the correlation between the implantation amount and the defect density. In this method, in order to reduce the dislocation density, oxygen ions are implanted with a lower implantation amount (0.5 to 1.0 × 10 18 / cm 2 ) as compared with the conventional method, and then a heat treatment is performed to obtain crystalline After recovery and precipitation of SiO 2, the method of repeating this implantation / heat treatment is repeated several times in order to obtain a prescribed implantation amount. With this method, an SOI substrate having an extremely high quality SiO 2 film having a very steep Si / SiO 2 interface and a dislocation density in the SOI layer of 10 3 / cm 2 or less can be realized. However, this method is not suitable for commercial mass production because the process becomes complicated.
【0006】また、SOI基板が薄膜SOI/MOS型
電界効果トランジスタ作成用基板として用いられるため
には、SOI層の膜厚が1000Å以下であることが要
求される。図7は、SOI層の膜厚の酸素イオン注入量
および加速電圧依存性を示した図である。SOI層の膜
厚は図7に示すように、酸素イオン注入量が増加するほ
ど、また、加速電圧が低いほど薄くすることができる。
しかし、これらの条件は、いずれも転位密度を増加させ
るため、SOI層の膜厚と転位密度の両方を満足させる
手法はまだ開発されていない。さらに、SIMOX法に
おけるイオン注入および熱処理の工程においては、シリ
コン基板1が装置から不純物汚染を受けるという問題が
残されている。Further, in order for the SOI substrate to be used as a substrate for forming a thin film SOI / MOS field effect transistor, it is required that the film thickness of the SOI layer is 1000 Å or less. FIG. 7 is a diagram showing the oxygen ion implantation amount and the acceleration voltage dependency of the film thickness of the SOI layer. As shown in FIG. 7, the film thickness of the SOI layer can be made thinner as the oxygen ion implantation amount increases and the acceleration voltage becomes lower.
However, since all of these conditions increase the dislocation density, a method for satisfying both the thickness of the SOI layer and the dislocation density has not been developed yet. Further, in the process of ion implantation and heat treatment in the SIMOX method, there remains a problem that the silicon substrate 1 is contaminated with impurities from the device.
【0007】[0007]
【発明が解決しようとする課題】以上のように、従来の
製造方法によるSOI基板においては、貫通転位が残留
したり、不純物で汚染されたりするため、結晶品質が劣
り、該SOI基板上にMOS型電界効果トランジスタを
作成すると、ゲート酸化膜形成時にゲート酸化膜に欠陥
や不純物が取り込まれることによる耐圧不良や、空乏層
内に存在する欠陥により発生した発生電流による消費電
力の増加をひきおこし、デバイスの特性を劣化させると
いう問題点があった。さらに、貫通転位を残留させず
に、膜厚1000Å以下の薄膜SOI層を得ることがで
きないため、薄膜SOI/MOS型電界効果トランジス
タ作成用基板に適さないという問題点があった。As described above, in the SOI substrate manufactured by the conventional manufacturing method, threading dislocations remain or are contaminated with impurities, so that the crystal quality is inferior and the MOS substrate on the SOI substrate is deteriorated. -Type field-effect transistor causes the breakdown voltage due to defects and impurities being taken into the gate oxide film during the formation of the gate oxide film and the increase in power consumption due to the current generated by the defects existing in the depletion layer. However, there is a problem that the characteristics of (3) are deteriorated. Further, since a thin film SOI layer having a film thickness of 1000 Å or less cannot be obtained without leaving threading dislocations, there is a problem that it is not suitable for a substrate for forming a thin film SOI / MOS field effect transistor.
【0008】本発明は上記のような問題点を解消するた
めになされたもので、SOI層の結晶性および不純物汚
染を改善し、かつ、SOI層の膜厚を1000Å以下に
形成することのできるSOI基板の製造方法を提供する
ことを目的とする。The present invention has been made to solve the above problems, and can improve the crystallinity and impurity contamination of the SOI layer, and can form the SOI layer to a thickness of 1000 Å or less. It is an object to provide a method for manufacturing an SOI substrate.
【0009】[0009]
【課題を解決するための手段】この発明に係るシリコン
基板の製造方法は、シリコン基板の第1の表面に多結晶
シリコン層を積層させる工程と、前記シリコン基板の第
1の表面からイオン注入を行い、シリコン基板中にシリ
コン酸化膜を形成させる工程と、前記多結晶シリコン層
とシリコン酸化膜との間のシリコン層に対し、熱処理を
行う工程とを備えたものである。A method of manufacturing a silicon substrate according to the present invention comprises a step of laminating a polycrystalline silicon layer on a first surface of a silicon substrate, and an ion implantation from the first surface of the silicon substrate. And a step of forming a silicon oxide film in the silicon substrate, and a step of heat-treating the silicon layer between the polycrystalline silicon layer and the silicon oxide film.
【0010】また、前記多結晶シリコン層の代わりに、
アモルファスシリコン層を積層させたものである。Further, instead of the polycrystalline silicon layer,
It is a stack of amorphous silicon layers.
【0011】さらに、この発明に係るシリコン基板の製
造方法は、シリコン基板の第1の表面からイオン注入を
行い、シリコン基板中に第1のシリコン酸化膜を形成さ
せる工程と、前記第1のシリコン酸化膜上のシリコン層
の表面の素子形成領域外に第2のシリコン酸化膜を形成
させる工程と、前記シリコン層の表面及び第2のシリコ
ン酸化膜の表面に多結晶シリコン層を積層させる工程
と、前記多結晶シリコン層を積層させた後に前記シリコ
ン層に対し、熱処理を行う工程と、前記熱処理工程の後
に前記シリコン酸化膜をストッパー膜として前記多結晶
シリコン層を研磨除去する工程と、前記研磨除去する工
程の後に前記シリコン層の表面に残されている多結晶シ
リコン層を選択エッチングによって除去する工程とを備
えたものである。Further, in the method for manufacturing a silicon substrate according to the present invention, a step of performing ion implantation from the first surface of the silicon substrate to form a first silicon oxide film in the silicon substrate, and the first silicon. Forming a second silicon oxide film outside the element formation region on the surface of the silicon layer on the oxide film; and stacking a polycrystalline silicon layer on the surface of the silicon layer and the surface of the second silicon oxide film. A step of performing a heat treatment on the silicon layer after laminating the polycrystalline silicon layer, a step of polishing and removing the polycrystalline silicon layer using the silicon oxide film as a stopper film after the heat treatment step, After the removing step, the polycrystalline silicon layer remaining on the surface of the silicon layer is removed by selective etching.
【0012】[0012]
【作用】この発明の製造方法では、シリコン基板の第1
の表面に多結晶層を積層させてから、前記シリコン基板
中にシリコン酸化膜を形成させるイオン注入を行い、イ
オン注入の後に熱処理を行うので、SiO2 の形成に伴
ってシリコン酸化膜上のシリコン層内に発生する多量の
格子間シリコンを多結晶層内の結晶粒界が吸収し、前記
シリコン層内で貫通転位が発生するのを防止できる。ま
た、多結晶層の膜厚により、酸素イオンの注入深さを浅
くし、薄膜SOI層を形成できる。In the manufacturing method of the present invention, the first silicon substrate is used.
After depositing a polycrystalline layer on the surface of the silicon substrate, ion implantation for forming a silicon oxide film in the silicon substrate is performed, and heat treatment is performed after the ion implantation, so that the silicon on the silicon oxide film is formed along with the formation of SiO 2. It is possible to prevent a large amount of interstitial silicon generated in the layer from being absorbed by the crystal grain boundaries in the polycrystalline layer and causing threading dislocations in the silicon layer. Further, the thin film SOI layer can be formed by making the implantation depth of oxygen ions shallow by the film thickness of the polycrystalline layer.
【0013】また、イオン注入の後に第1のシリコン酸
化膜上のシリコン層の表面の素子形成領域外に第2のシ
リコン酸化膜を形成し、前記シリコン層の表面及びシリ
コン酸化膜の表面に多結晶層を積層させてからシリコン
層に対して熱処理を行うので、上述したように素子形成
領域下のシリコン層内で貫通転位が発生するのを防止で
きる。さらに、前記第2のシリコン酸化膜をストッパー
膜として前記多結晶層を研磨除去し、前記シリコン層の
表面に残されている多結晶層を選択エッチングによって
除去するので、多結晶層と第2のシリコン酸化膜との研
磨速度の違いにより第2のシリコン酸化膜がストッパー
層となり、多結晶層の膜厚を第2のシリコン酸化膜の膜
厚と同じ厚さに薄く形成できるので、多結晶層のエッチ
ング時間を短くすることができ、多結晶層のエッチング
に伴ってシリコン層がオーバーエッチングされるのを防
止できる。よって、シリコン層の膜厚を均一にすること
ができる。Further, after the ion implantation, a second silicon oxide film is formed on the surface of the silicon layer on the first silicon oxide film outside the element formation region, and a large amount is formed on the surface of the silicon layer and the surface of the silicon oxide film. Since the heat treatment is performed on the silicon layer after the crystal layers are stacked, it is possible to prevent threading dislocation from occurring in the silicon layer below the element formation region as described above. Further, the polycrystalline layer is polished and removed using the second silicon oxide film as a stopper film, and the polycrystalline layer remaining on the surface of the silicon layer is removed by selective etching. The second silicon oxide film serves as a stopper layer due to the difference in polishing rate from the silicon oxide film, and the thickness of the polycrystalline layer can be made as thin as the thickness of the second silicon oxide film. The etching time can be shortened, and the silicon layer can be prevented from being over-etched due to the etching of the polycrystalline layer. Therefore, the film thickness of the silicon layer can be made uniform.
【0014】[0014]
【実施例】実施例1.図1は、この発明の一実施例を示
すSOI基板の製造方法を示す工程図である。図におい
て、1〜5は、従来技術と同一または相当する部分を示
す。8はポリシリコン層である。次に、製造工程につい
て説明する。基本的な製造工程は従来技術で述べたもの
とほぼ同一であるので、従来技術と異なる点のみを説明
する。図1(a)に示すように、酸素イオン注入前にシ
リコン基板1表面にポリシリコン層を積層させる。図1
(b)に示すように、酸素イオン2を注入させることに
より、SiO2 膜3が形成される。4はSiO2 膜3上
のシリコン層である。次に図1(c)に示すように、1
300℃程度の熱処理を行うと、シリコン層4の結晶性
改善が行われ、SOI層5が得られる。熱処理後、図1
(d)に示すように、表面のポリシリコン層8を選択エ
ッチング除去することにより、結晶性の改善された良質
のSOI基板が得られる。EXAMPLES Example 1. FIG. 1 is a process drawing showing a method for manufacturing an SOI substrate showing an embodiment of the present invention. In the figure, 1 to 5 indicate parts that are the same as or correspond to those of the conventional technique. Reference numeral 8 is a polysilicon layer. Next, the manufacturing process will be described. Since the basic manufacturing process is almost the same as that described in the prior art, only the differences from the prior art will be described. As shown in FIG. 1A, a polysilicon layer is laminated on the surface of the silicon substrate 1 before oxygen ion implantation. Figure 1
As shown in (b), the SiO 2 film 3 is formed by implanting oxygen ions 2. 4 is a silicon layer on the SiO 2 film 3. Next, as shown in FIG.
When the heat treatment is performed at about 300 ° C., the crystallinity of the silicon layer 4 is improved and the SOI layer 5 is obtained. Figure 1 after heat treatment
As shown in (d), by removing the polysilicon layer 8 on the surface by selective etching, a good-quality SOI substrate with improved crystallinity can be obtained.
【0015】このポリシリコン層8には、格子間シリコ
ンのシンクと成り得る結晶粒界が多数存在している。イ
オン注入時および熱処理時のSiO2 の形成に伴って発
生する多量の格子間シリコンを吸収することができ、欠
陥の発生、成長を大幅に抑制できる。例えば、酸素イオ
ンを加速エネルギー200keV、ドーズ量2.0×1
018/cm2 の注入条件で作成したSOI層5の転位密
度は、従来の1.0×108 /cm2 から1.0×10
3 /cm2 程度に大幅に低減でき、著しく結晶性が改善
される。The polysilicon layer 8 has many crystal grain boundaries that can serve as sinks for interstitial silicon. It is possible to absorb a large amount of interstitial silicon that accompanies the formation of SiO 2 during ion implantation and heat treatment, and it is possible to significantly suppress the generation and growth of defects. For example, the acceleration energy of oxygen ions is 200 keV, and the dose is 2.0 × 1.
The dislocation density of the SOI layer 5 formed under the implantation conditions of 0 18 / cm 2 is 1.0 × 10 8 / cm 2 to 1.0 × 10 8 of the conventional one.
It can be significantly reduced to about 3 / cm 2 and the crystallinity is remarkably improved.
【0016】次に、SOI層5の薄膜化について記述す
る。図1(b)に示すように、ポリシリコン層8を通過
させて、酸素イオン2が注入されるので、酸素イオン2
の侵入深さは、ポリシリコン層8がない場合に比べ、ポ
リシリコン層8膜厚分だけ浅くなる。例えば、酸素イオ
ンを加速エネルギー200keV、ドーズ量2.0×1
018/cm2 の条件で注入すると、図6より、約200
0ÅのSOI層5が形成されるが、この発明において
は、ポリシリコン層8の膜厚を所望の膜厚のSOI層5
が得られるように設定することにより、容易にSOI層
の膜厚を1000Å以下の薄膜に形成させることができ
る。例えば、ポリシリコン層8の膜厚を1500Åに設
定することにより、膜厚500Åの薄膜SOI層5を得
ることが可能である。Next, the thinning of the SOI layer 5 will be described. As shown in FIG. 1B, since oxygen ions 2 are implanted through the polysilicon layer 8, the oxygen ions 2
The penetration depth of is smaller than that without the polysilicon layer 8 by the film thickness of the polysilicon layer 8. For example, the acceleration energy of oxygen ions is 200 keV, and the dose is 2.0 × 1.
When injected under the condition of 0 18 / cm 2 , from FIG.
Although the SOI layer 5 of 0 Å is formed, in the present invention, the thickness of the polysilicon layer 8 is set to the desired value.
The thickness of the SOI layer can be easily formed into a thin film having a thickness of 1000 Å or less by setting such that For example, by setting the film thickness of the polysilicon layer 8 to 1500Å, it is possible to obtain the thin film SOI layer 5 having a film thickness of 500Å.
【0017】さらに、ポリシリコン層8をシリコン基板
1に積層すると、シリコン中の不純物をゲッタリングす
る作用がある。よって、この積層したポリシリコン層8
は、イオン注入および熱処理時に混入されている不純物
をゲッタリングし、SOI層5中の不純物を大幅に低減
することが可能である。Further, when the polysilicon layer 8 is laminated on the silicon substrate 1, it has a function of gettering impurities in silicon. Therefore, this laminated polysilicon layer 8
Can getter the impurities mixed in during the ion implantation and the heat treatment, and can significantly reduce the impurities in the SOI layer 5.
【0018】この実施例においては、従来技術で示した
マルチイオン注入法のように工程が煩雑でないため、量
産性に優れた製造方法である。また、SOI基板5の上
にMOS型電界効果トランジスタを構成した場合、ゲー
ト酸化膜の耐圧不良は改善され、リーク電流の1つの原
因である転位により発生した発生電流が減少するので、
ソースドレイン間の接合リーク電流が低減され、消費電
力を減らすことができる。This embodiment is a manufacturing method excellent in mass productivity because the process is not complicated unlike the multi-ion implantation method shown in the prior art. Further, when the MOS field effect transistor is formed on the SOI substrate 5, the withstand voltage defect of the gate oxide film is improved, and the generated current generated by the dislocation, which is one of the causes of the leakage current, is reduced.
The junction leakage current between the source and drain is reduced, and power consumption can be reduced.
【0019】実施例2.上記実施例1では、酸素イオン
注入から熱処理の工程まで同一のポリシリコン層を用い
たが、図2(a)に示すように、酸素イオン注入後さら
にポリシリコン層8を積層しても、また、図2(b)〜
(c)に示すように酸素イオン注入後、いったんポリシ
リコン層8を除去し、新しくポリシリコン層8を積層し
てもよく、上記実施例1と同様の効果を奏する。Example 2. In the first embodiment, the same polysilicon layer was used from the oxygen ion implantation to the heat treatment step. However, as shown in FIG. 2A, if the polysilicon layer 8 is further stacked after the oxygen ion implantation, , FIG. 2 (b)-
As shown in (c), after the oxygen ion implantation, the polysilicon layer 8 may be removed and a new polysilicon layer 8 may be laminated, and the same effect as that of the above-described first embodiment can be obtained.
【0020】実施例3.さらに、転位密度低減と不純物
汚染低減の効果のみを考えれば、酸素イオン注入時ある
いは熱処理時のどちらか一つの工程のみポリシリコン層
8を積層して処理を行っても上記効果を得ることが可能
である。Example 3. Further, considering only the effect of reducing dislocation density and impurity contamination, the above effect can be obtained even if the polysilicon layer 8 is stacked and processed only in one of the steps of oxygen ion implantation or heat treatment. Is.
【0021】実施例4.上記実施例1では、格子間シリ
コンのシンクおよび酸素イオン侵入深さ制御のためにポ
リシリコン層8を積層した場合について述べたが、表面
層は格子間シリコンのシンクとなれば他の材料の多結晶
層またはアモルファス層(アモルファスシリコン層を含
む)およびシリコン表面にダメージ処理を施したもので
もよく、上記実施例1と同様の効果を奏する。Example 4. In the first embodiment, the case where the interstitial silicon sink and the polysilicon layer 8 are stacked to control the oxygen ion penetration depth has been described. However, if the surface layer serves as the interstitial silicon sink, many other materials are used. A crystal layer or an amorphous layer (including an amorphous silicon layer) and a silicon surface may be subjected to damage treatment, and the same effect as that of the above-described first embodiment is obtained.
【0022】実施例5.また、上記実施例1では、シリ
コン半導体基板と、イオン注入原子として酸素を用いて
説明したが、イオン注入法により、半導体基板中に絶縁
物を形成できるものであれば、いずれの半導体基板とイ
オン原子を用いても同様の効果が得られることはいうま
でもない。Embodiment 5. In addition, although the silicon semiconductor substrate and oxygen are used as the ion-implanted atoms in the first embodiment, any semiconductor substrate and ion can be used as long as an insulator can be formed in the semiconductor substrate by the ion-implantation method. Needless to say, the same effect can be obtained by using atoms.
【0023】実施例6.図3はこの発明の他の実施例を
示すSOI基板の製造方法を示す工程図である。図にお
いて、1〜5は、従来技術と同一または相当する部分を
示す。8はポリシリコン層、9はSiO2 薄膜、10は
素子形成領域である。次に、製造工程について説明す
る。基本的な製造工程は、従来技術で述べたものとほぼ
同一であるので、従来技術と異なる点のみを説明する。
まずはじめに図3(a)に示すように、酸素イオン2を
加速エネルギー150keV、ドーズ量2.0×1018
/cm2 で注入させ、SiO2 膜3を形成する。4はS
iO2 膜3上のシリコン層である。次に、図3(b)お
よび(c)に示すように、通常のパターニングの技法を
用いて素子形成領域外に膜厚300ÅのSiO2 薄膜9
を形成し、素子形成領域10を露出させる。さらに図3
(d)に示すように、シリコン基板1の全表面に膜厚5
000Åのポリシリコン層8を積層させ、その後、図3
(e)に示すように、シリコン層4に対し、Ar+1%
O2 の雰囲気中で1300℃、6時間の熱処理を行う。
該熱処理によって、シリコン層4の結晶性は改善され、
膜厚1000ÅのSOI層5が得られる。次に、図3
(f)に示すように、SiO2 薄膜9をストッパー層と
して、ポリシリコン層8を研磨除去する。次に、図3
(g)に示すように、SiO2 薄膜9を選択エッチング
により除去し、膜厚300Åのポリシリコン層8を残
す。さらに、図3(h)に示すように、ポリシリコン層
8を選択エッチングにより除去し、結晶性の改善された
良質のSOI基板を形成する。Example 6. 3A to 3D are process drawings showing a method of manufacturing an SOI substrate showing another embodiment of the present invention. In the figure, 1 to 5 indicate parts that are the same as or correspond to those of the conventional technique. Reference numeral 8 is a polysilicon layer, 9 is a SiO 2 thin film, and 10 is an element forming region. Next, the manufacturing process will be described. Since the basic manufacturing process is almost the same as that described in the prior art, only the differences from the prior art will be described.
First, as shown in FIG. 3A, the oxygen ions 2 are accelerated with an acceleration energy of 150 keV and a dose of 2.0 × 10 18.
/ Cm 2 , and the SiO 2 film 3 is formed. 4 is S
It is a silicon layer on the iO 2 film 3. Next, as shown in FIGS. 3B and 3C, a SiO 2 thin film 9 having a film thickness of 300 Å is formed outside the element formation region by using a normal patterning technique.
Are formed to expose the element formation region 10. Furthermore, FIG.
As shown in (d), a film thickness of 5 is formed on the entire surface of the silicon substrate 1.
A 000Å polysilicon layer 8 is deposited, and then, as shown in FIG.
As shown in (e), with respect to the silicon layer 4, Ar + 1%
Heat treatment is performed at 1300 ° C. for 6 hours in an O 2 atmosphere.
The heat treatment improves the crystallinity of the silicon layer 4,
The SOI layer 5 having a film thickness of 1000Å is obtained. Next, FIG.
As shown in (f), the polysilicon layer 8 is polished and removed using the SiO 2 thin film 9 as a stopper layer. Next, FIG.
As shown in (g), the SiO 2 thin film 9 is removed by selective etching to leave the polysilicon layer 8 having a film thickness of 300 Å. Further, as shown in FIG. 3H, the polysilicon layer 8 is removed by selective etching to form a good-quality SOI substrate with improved crystallinity.
【0024】本実施例の製造方法においては、SOI層
5の膜厚が1000Åに形成されるような酵素イオン注
入条件を採用したとしても、シリコン層4上に積層され
たポリシリコン層8の作用(実施例1に詳細記述)によ
り、SOI層5中に貫通転位が発生するのを抑制するこ
とができ、結晶性の改善されたSOI層5を得ることが
できる。さらに、SiO2薄膜9のストッパー層の効果
によりポリシリコン層8の膜厚を300Åと薄くするこ
とができ、これにより、ポリシリコン層8のエッチング
時間を短くすることができるので、ポリシリコン層8の
エッチングに伴ってSOI層がオーバーエッチングされ
るのを防止できる。よって、上記実施例1よりもSOI
層5の膜厚均一性が良好なSOI基板を得ることができ
る。In the manufacturing method of the present embodiment, the function of the polysilicon layer 8 laminated on the silicon layer 4 is achieved even if the enzyme ion implantation conditions are adopted so that the SOI layer 5 is formed to have a film thickness of 1000Å. With the detailed description in Example 1, it is possible to suppress the occurrence of threading dislocations in the SOI layer 5, and to obtain the SOI layer 5 with improved crystallinity. Further, the thickness of the polysilicon layer 8 can be reduced to 300 Å due to the effect of the stopper layer of the SiO 2 thin film 9, and thus the etching time of the polysilicon layer 8 can be shortened. It is possible to prevent the SOI layer from being over-etched due to the etching. Therefore, the SOI is more than the first embodiment.
It is possible to obtain an SOI substrate in which the film thickness uniformity of the layer 5 is good.
【0025】従来の製造方法によるSOI基板の転位密
度が1.0×108 /cm2 であるのに対し、本実施例
を採用することにより作成されたSOI基板の転位密度
は1.0×103 /cm2 である。つまり、従来に比べ
て、SOI基板の転位密度は大幅に低減され、結晶性も
著しく改善されることになる。さらに、膜厚均一性につ
いてであるが、本実施例を採用することにより、ポリシ
リコン層8を用いない従来の製造方法によるSOI基板
の膜厚均一性と同程度の0.1±0.01μmと良好に
することができる。While the dislocation density of the SOI substrate according to the conventional manufacturing method is 1.0 × 10 8 / cm 2 , the dislocation density of the SOI substrate prepared by adopting this embodiment is 1.0 ×. It is 10 3 / cm 2 . That is, the dislocation density of the SOI substrate is greatly reduced and the crystallinity is significantly improved as compared with the conventional case. Further, regarding the film thickness uniformity, by adopting this embodiment, the film thickness uniformity of 0.1 ± 0.01 μm, which is about the same as the film thickness uniformity of the SOI substrate by the conventional manufacturing method that does not use the polysilicon layer 8. And can be good.
【0026】実施例7.上記実施例6では、SiO2 薄
膜9を選択エッチングにより除去した後に、ポリシリコ
ン層8を選択エッチングにより除去したが、ポリシリコ
ン層8を選択エッチングした後に、SiO2 薄膜9を選
択エッチングしても実施例6と同様に、結晶性の改善さ
れた良質のSOI基板を形成できる。Example 7. In Embodiment 6, after removing by selective etching the SiO 2 film 9 has been removed by selective etching of the polysilicon layer 8, the polysilicon layer 8 after selective etching, selecting etching the SiO 2 film 9 Similar to Example 6, a good-quality SOI substrate with improved crystallinity can be formed.
【0027】[0027]
【発明の効果】以上のように、この発明のSOI基板の
製造方法によれば、シリコン基板表面に多結晶シリコン
層を積層させてから熱処理を行うことにより、欠陥の発
生源である格子間シリコンのシンクを供給することがで
き、さらに多結晶シリコン層は不純物のゲッタリング作
用をもつことから、不純物汚染の少ない結晶性の優れた
膜厚1000Å以下のSOI層を持つSOI基板を得ら
れる。As described above, according to the method of manufacturing an SOI substrate of the present invention, the polycrystalline silicon layer is laminated on the surface of the silicon substrate and then the heat treatment is performed, so that the interstitial silicon which is the source of the defect is generated. Can be supplied, and since the polycrystalline silicon layer has a gettering effect of impurities, an SOI substrate having an SOI layer having a film thickness of 1000 Å or less and excellent in crystallinity with less impurity contamination can be obtained.
【0028】また、シリコン基板表面の素子形成領域外
に、ストッパー膜としてのSiO2薄膜を形成した後に
多結晶シリコン層を積層させ、多結晶シリコン層を研磨
除去し、さらにシリコン基板上に残された多結晶シリコ
ン層を選択エッチングすることにより、多結晶シリコン
層の選択エッチングの時間を短くすることができるの
で、多結晶シリコン層の選択エッチングに伴うSOI層
のオーバーエッチングを防止でき、膜厚均一性が良好な
SOI基板を得られる。In addition, after forming a SiO 2 thin film as a stopper film outside the element formation region on the surface of the silicon substrate, a polycrystalline silicon layer is laminated, the polycrystalline silicon layer is polished and removed, and is left on the silicon substrate. By selectively etching the polycrystalline silicon layer, the time for selective etching of the polycrystalline silicon layer can be shortened, so that over-etching of the SOI layer due to selective etching of the polycrystalline silicon layer can be prevented and the film thickness can be made uniform. An SOI substrate having excellent properties can be obtained.
【図1】この発明の実施例1を示すSOI基板の製造工
程図である。FIG. 1 is a manufacturing process diagram of an SOI substrate showing a first embodiment of the present invention.
【図2】この発明の実施例2を示すSOI基板の製造工
程図である。FIG. 2 is a manufacturing process diagram of an SOI substrate showing a second embodiment of the present invention.
【図3】この発明の実施例6を示すSOI基板の製造工
程図である。FIG. 3 is a manufacturing process diagram of an SOI substrate showing a sixth embodiment of the present invention.
【図4】SIMOX法による従来のSOI基板の製造工
程図である。FIG. 4 is a manufacturing process diagram of a conventional SOI substrate by a SIMOX method.
【図5】酸素イオン注入量に対するシリコン基板中の酸
素濃度を表す図である。FIG. 5 is a diagram showing an oxygen concentration in a silicon substrate with respect to an oxygen ion implantation amount.
【図6】SOI層中の転位密度の酸素イオン注入量およ
び加速電圧依存性を示した図である。FIG. 6 is a diagram showing the dependence of dislocation density in an SOI layer on oxygen ion implantation amount and accelerating voltage.
【図7】SOI層の膜厚の酸素イオン注入量および加速
電圧依存性を示した図である。FIG. 7 is a diagram showing oxygen ion implantation amount and acceleration voltage dependency of the film thickness of the SOI layer.
1 シリコン基板 2 酸素イオン 3 埋め込み絶縁膜(SiO2 膜) 4 シリコン層 5 単結晶シリコン層(SOI層) 6 貫通転位 8 ポリシリコン層 9 SiO2 薄膜 10 素子形成領域1 Silicon Substrate 2 Oxygen Ion 3 Embedded Insulating Film (SiO 2 Film) 4 Silicon Layer 5 Single Crystal Silicon Layer (SOI Layer) 6 Threading Dislocation 8 Polysilicon Layer 9 SiO 2 Thin Film 10 Device Forming Area
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 正 伊丹市瑞原4丁目1番地 三菱電機株式会 社エル・エス・アイ研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tadashi Nishimura 4-1-1 Mizuhara, Itami City Mitsubishi Electric Corp. LSI Research Laboratory
Claims (3)
コン層を積層させる工程と、 前記シリコン基板の第1の表面からイオン注入を行い、
シリコン基板中にシリコン酸化膜を形成させる工程と、 前記多結晶シリコン層とシリコン酸化膜との間のシリコ
ン層に対し、熱処理を行う工程とを備えたことを特徴と
するSOI基板の製造方法。1. A step of laminating a polycrystalline silicon layer on a first surface of a silicon substrate, and ion implantation from the first surface of the silicon substrate,
A method of manufacturing an SOI substrate, comprising: a step of forming a silicon oxide film in a silicon substrate; and a step of heat-treating a silicon layer between the polycrystalline silicon layer and the silicon oxide film.
ルファスシリコン層を積層させることを特徴とする請求
項第1項記載のSOI基板の製造方法。2. The method for manufacturing an SOI substrate according to claim 1, wherein an amorphous silicon layer is laminated instead of the polycrystalline silicon layer.
入を行い、シリコン基板中に第1のシリコン酸化膜を形
成させる工程と、 前記第1のシリコン酸化膜上のシリコン層の表面の素子
形成領域外に第2のシリコン酸化膜を形成させる工程
と、 前記シリコン層の表面及び第2のシリコン酸化膜の表面
に多結晶シリコン層を積層させる工程と、 前記多結晶シリコン層を積層させた後に前記シリコン層
に対し、熱処理を行う工程と、 前記熱処理工程の後、前記第2のシリコン酸化膜をスト
ッパー膜として前記第2のシリコン酸化膜表面まで前記
多結晶シリコン層を研磨除去する工程と、 前記研磨除去する工程の後に前記第1のシリコン酸化膜
上の前記シリコン層の表面に残されている多結晶シリコ
ン層を選択するエッチングによって除去する工程とを備
えたことを特徴とするSOI基板の製造方法。3. A step of performing ion implantation from a first surface of a silicon substrate to form a first silicon oxide film in the silicon substrate, and forming an element on the surface of the silicon layer on the first silicon oxide film. Forming a second silicon oxide film outside the region; laminating a polycrystalline silicon layer on the surface of the silicon layer and the surface of the second silicon oxide film; and after laminating the polycrystalline silicon layer. A step of performing a heat treatment on the silicon layer; and a step of polishing and removing the polycrystalline silicon layer up to the surface of the second silicon oxide film using the second silicon oxide film as a stopper film after the heat treatment step. After the step of polishing and removing, a step of removing the polycrystalline silicon layer left on the surface of the silicon layer on the first silicon oxide film by selective etching SOI substrate manufacturing method characterized by comprising and.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/017,257 US5441899A (en) | 1992-02-18 | 1993-02-12 | Method of manufacturing substrate having semiconductor on insulator |
EP93102468A EP0556795B1 (en) | 1992-02-18 | 1993-02-17 | Method of manufacturing substrate having semiconductor on insulator |
DE69333173T DE69333173T2 (en) | 1992-02-18 | 1993-02-17 | Method for producing a substrate with a semiconductor layer on an insulator |
US08/444,590 US5616507A (en) | 1992-02-18 | 1995-05-19 | Method of manufacturing substrate having semiconductor on insulator |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3060692 | 1992-02-18 | ||
JP4-30606 | 1992-02-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05299349A true JPH05299349A (en) | 1993-11-12 |
JP3091800B2 JP3091800B2 (en) | 2000-09-25 |
Family
ID=12308537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04331426A Expired - Lifetime JP3091800B2 (en) | 1992-02-18 | 1992-12-11 | Method for manufacturing SOI substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3091800B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07193072A (en) * | 1993-12-27 | 1995-07-28 | Nec Corp | Manufacture of semiconductor device |
JP2007043192A (en) * | 1994-09-29 | 2007-02-15 | Semiconductor Energy Lab Co Ltd | Process for forming crystalline semiconductor film, process for forming crystalline silicon film, and process for fabricating thin film transistor |
USRE43450E1 (en) | 1994-09-29 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
-
1992
- 1992-12-11 JP JP04331426A patent/JP3091800B2/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07193072A (en) * | 1993-12-27 | 1995-07-28 | Nec Corp | Manufacture of semiconductor device |
JP2007043192A (en) * | 1994-09-29 | 2007-02-15 | Semiconductor Energy Lab Co Ltd | Process for forming crystalline semiconductor film, process for forming crystalline silicon film, and process for fabricating thin film transistor |
JP4559397B2 (en) * | 1994-09-29 | 2010-10-06 | 株式会社半導体エネルギー研究所 | Method for manufacturing crystalline silicon film and method for manufacturing thin film transistor |
USRE43450E1 (en) | 1994-09-29 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
Also Published As
Publication number | Publication date |
---|---|
JP3091800B2 (en) | 2000-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5616507A (en) | Method of manufacturing substrate having semiconductor on insulator | |
EP0608503B1 (en) | A semiconductor device and its manufacturing method | |
US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
US4704302A (en) | Process for producing an insulating layer buried in a semiconductor substrate by ion implantation | |
US20020168802A1 (en) | SiGe/SOI CMOS and method of making the same | |
JPH05144761A (en) | Manufacture of sot substrate | |
US5665613A (en) | Method of making semiconductor device having SIMOX structure | |
US5460983A (en) | Method for forming isolated intra-polycrystalline silicon structures | |
JPH04264724A (en) | Manufacture of semiconductor substrate | |
JPH05299349A (en) | Manufacture of soi substrate | |
JP2002299590A (en) | Method of manufacturing semiconductor substrate and semiconductor device | |
US5391509A (en) | Method of manufacturing a semiconductor device forming a high concentration impurity region through a CVD insulating film | |
JPH05326556A (en) | Manufacture of semiconductor device | |
JP2811763B2 (en) | Method for manufacturing insulated gate field effect transistor | |
JPH05190449A (en) | Manufacture of semiconductor film | |
JPH03200319A (en) | Formation of poly-crystalline silicon | |
JPH04186634A (en) | Manufacture of thin film semiconductor device | |
JP2773203B2 (en) | Method for manufacturing semiconductor device | |
JP3346060B2 (en) | Method for manufacturing thin film semiconductor device | |
JPH03297148A (en) | Manufacture of semiconductor device | |
JPS63117459A (en) | Manufacture of insulated gate field effect transistor | |
JPH0697082A (en) | Manufacture of semiconductor device | |
JPH07221302A (en) | Manufacture of semiconductor device | |
JPH04343248A (en) | Manufacture of semiconductor substrate | |
JPS62105428A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000704 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 13 |