KR880004567A - 하나 이상의 nc-핀을 포함하고 있는 집적회로 배열 및 그것의 동작을 위한 방법. - Google Patents
하나 이상의 nc-핀을 포함하고 있는 집적회로 배열 및 그것의 동작을 위한 방법. Download PDFInfo
- Publication number
- KR880004567A KR880004567A KR1019860007657A KR860007657A KR880004567A KR 880004567 A KR880004567 A KR 880004567A KR 1019860007657 A KR1019860007657 A KR 1019860007657A KR 860007657 A KR860007657 A KR 860007657A KR 880004567 A KR880004567 A KR 880004567A
- Authority
- KR
- South Korea
- Prior art keywords
- integrated circuit
- circuit arrangement
- electrical link
- input
- pin
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Credit Cards Or The Like (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
Claims (15)
- 집적회로 및 정상동작에서 회로에 대한 어떤 연결도 없는 적어도 하나의 핀을 포함하고 있는 집적회로 배열에 있어서, 적어도 하나의 그러한 핀은 집적회로의 적어도 일부가 설명된 정상동작 방식에 일치하지 않는 특별한 방식으로 동작될 수 있게 해주는 전기링크에 의해 처음에는 집적회로에 연결되어 있으며, 집적회로는 그러한 핀 또는 각각의 핀과 집적회로 사이의 전기링크를 차단시키기 위해 제공되어 있는 장치를 포함하고 있는 것을 특징으로 하는 집적회로 배열.
- 제1항에 있어서, 전기링크가 저항기인 것을 특징으로 하는 집적회로 배열.
- 제1항에 있어서, 전기링크가 도체경로인 것을 특징으로 하는 집적회로 배열.
- 제1항, 제2항 또는 제3항에 있어서, 전기링크가 근본적으로 폴리실리콘을 포함하고 있는 것을 특징으로 하는 집적회로 배열.
- 제1항, 제2항 또는 제3항에 있어서, 전기링크가 근본적으로 금속을 포함하고 있는 것을 특징으로 하는 집적회로 배열.
- 제5항에 있어서, 금속은 알루미늄인 것을 특징으로 하는 집적회로 배열.
- 제1항, 제2항 또는 제3항에 있어서, 전기링크가 예정된 최대 가능 전류흐름에 대해 치수가 설정되어 있는 것을 특징으로 하는 집적회로 배열.
- 제1항에 있어서, 상기의 장치가 차동증폭기, 트리거회로, 그리고 스위칭 트랜지스터로 이루어져 있는 것을 특징으로 하는 집적회로 배열.
- 제8항에 있어서, 차동증폭기는 전기링크에 연결되어있는 "포지티브"입력과, 고-전압 전위에 연결되어 있는 "네가티브" 입력과, 트리거회로의 첫번째 입력에 연결되어 있는 출력을 갖고 있으며, 트리거회로의 두번째 입력은 리세트 입력으로서 제공되며, 스위칭 트랜지스터의 채널경로는 전기링크와 두번째 공급전위사이에 연결되어 있고, 스위칭 트랜지스터의 게이트는 트리거회로의 출력에 연결되어 있는 것을 특징으로 하는 집적회로 배열.
- 제9항에 있어서, 상기고-전압전위가 상기 집적회로의 첫번째 공급전위인 것을 특징으로 하는 집적회로 배열.
- 제1항에 있어서, 이 집적회로 배열에는 다수 개의 NC-핀이 제공되어 있으며, 각각의 NC-핀은 집적회로에 연결된 전기링크를 갖고 있으며, 상기 집적회로 배열은 전기링크를 차단하기 위한 하나의 공통 장치를 포함하고 있고, 이 장치는 상기 각각의 전기링크에 대해 개별적인 스위칭 트랜지스터를 포함하고 있으며, 스위칭 트랜지스터의 게이트는 공동으로 구동되고, 스위칭 트랜지스터의 채널경로는 두번째 공급전위와 관련된 전기링크 사이에 연결되어 있으며 차동증포기의 "포지티브"입력은 전기링크중 하나에 연결되어 있는 것을 특징으로 하는 집적회로 배열.
- 제9항에 있어서, 차동증폭기의 "포지티브"입력에 연결되어 있는 전기링크가 다른 전기링크보다 다소 높은 최대 전류흐름에 저항하도록 치수가 정해져 있는 것을 특징으로 하는 집적회로 배열.
- 관련된 핀에 가해진 전위보다 더 낮은 전위를 차동증폭기의 "네가티브"입력에 가함으로써 적어도 하나의 핀에 대해 전기링크를 갖춘 회로가 차단되도록 동작시키는 단계를 포함하고 있으며, 차동증폭기의 "네가티브" 입력에서의 전압전위가 초기 값으로 부터 최종 값까지 증가되는 경우, 펄스가 이 증가기간 동안 리세트입력(R)에 가해지게 된다는 점에서 전기링크의 고의가 아닌 차단이 저지되는 것을 특징으로 하는 제1항에 따른 집적회로 배열을 동작시키기 위한 방법.
- 제13항에 있어서, 상기 펄스는 차동증폭기의 "네가티브"입력에서 발생하는 전압전위가 그 주어진 최종값의 적어도 60%에 도달될때까지 가해지는 것을 특징으로 하는 방법.
- 제13항 또는 제14항에 있어서, 상기 펄스는 두 집적회로 공급전위를 위한 전압전위의 연결에 관련하여 가해지는 것을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3532832 | 1985-09-13 | ||
DE35328320 | 1988-09-13 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR880004567A true KR880004567A (ko) | 1988-06-04 |
Family
ID=6280966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019860007657A KR880004567A (ko) | 1985-09-13 | 1986-09-12 | 하나 이상의 nc-핀을 포함하고 있는 집적회로 배열 및 그것의 동작을 위한 방법. |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0218852A1 (ko) |
JP (1) | JPS6265356A (ko) |
KR (1) | KR880004567A (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE34395E (en) * | 1989-06-15 | 1993-10-05 | Cray Research, Inc. | Method of making a chip carrier with terminating resistive elements |
US4949453A (en) * | 1989-06-15 | 1990-08-21 | Cray Research, Inc. | Method of making a chip carrier with terminating resistive elements |
US5796746A (en) * | 1995-12-22 | 1998-08-18 | Micron Technology, Inc. | Device and method for testing integrated circuit dice in an integrated circuit module |
US6240535B1 (en) | 1995-12-22 | 2001-05-29 | Micron Technology, Inc. | Device and method for testing integrated circuit dice in an integrated circuit module |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4814853A (en) * | 1981-10-28 | 1989-03-21 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device with programmable fuse |
-
1986
- 1986-08-20 EP EP86111517A patent/EP0218852A1/de not_active Withdrawn
- 1986-09-09 JP JP61212522A patent/JPS6265356A/ja active Pending
- 1986-09-12 KR KR1019860007657A patent/KR880004567A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
JPS6265356A (ja) | 1987-03-24 |
EP0218852A1 (de) | 1987-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940017215A (ko) | 과전압 보호기능을 지니는 저(low)전압 입력 및 출력회로 | |
JPS6471217A (en) | Output buffer circuit | |
KR960005986A (ko) | 반도체 집적회로장치 | |
KR890016759A (ko) | 파워 전계 효과 트랜지스터 구동회로 | |
KR900000968A (ko) | 반도체 시간 지연소자 | |
KR870006721A (ko) | 반도체 전자회로 | |
KR860007783A (ko) | 개선된 출력특성을 갖는 비교기 회로 | |
KR940008262A (ko) | 시모스(cmos)입력단 | |
KR970063275A (ko) | 반도체집적회로 및 그것을 사용한 회로장치 | |
KR880004567A (ko) | 하나 이상의 nc-핀을 포함하고 있는 집적회로 배열 및 그것의 동작을 위한 방법. | |
US4717845A (en) | TTL compatible CMOS input circuit | |
EP0825716B1 (de) | Ansteuerschaltung für ein Feldeffekt gesteuertes Halbleiterbauelement | |
KR850008420A (ko) | 초기 스파이크 잡음 제거용 출력제어회로 | |
KR0132780B1 (ko) | 집적 논리 회로 | |
KR950012079A (ko) | 집적 비교기 회로 | |
JP4423765B2 (ja) | 負荷駆動装置 | |
KR910001775A (ko) | 반도체 기억장치 | |
JPH04133512A (ja) | パルス発生回路 | |
KR900019367A (ko) | 펄스형 신호 발생 회로 | |
KR950022128A (ko) | 트랜지스터 회로 | |
SU1629980A1 (ru) | Транзисторный ключ с защитой от перегрузки | |
KR840006894A (ko) | 다이리스터형 또는 트라이액형 반도체장치의 제어회로 | |
DE19512911C1 (de) | Schaltungsanordnung zum Schalten einer elektrischen Last | |
SU1127091A1 (ru) | Высоковольтный транзисторный переключатель | |
JPS57211273A (en) | Semiconductor integrated circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |