KR880003604Y1 - 디지틀 방식을 이용한 설정주파수 대역 감지회로 - Google Patents

디지틀 방식을 이용한 설정주파수 대역 감지회로 Download PDF

Info

Publication number
KR880003604Y1
KR880003604Y1 KR2019850014203U KR850014203U KR880003604Y1 KR 880003604 Y1 KR880003604 Y1 KR 880003604Y1 KR 2019850014203 U KR2019850014203 U KR 2019850014203U KR 850014203 U KR850014203 U KR 850014203U KR 880003604 Y1 KR880003604 Y1 KR 880003604Y1
Authority
KR
South Korea
Prior art keywords
input
frequency
flip
gate
output
Prior art date
Application number
KR2019850014203U
Other languages
English (en)
Other versions
KR870007497U (ko
Inventor
유원영
Original Assignee
삼성전자 주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정재은 filed Critical 삼성전자 주식회사
Priority to KR2019850014203U priority Critical patent/KR880003604Y1/ko
Publication of KR870007497U publication Critical patent/KR870007497U/ko
Application granted granted Critical
Publication of KR880003604Y1 publication Critical patent/KR880003604Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/001—Details of arrangements applicable to more than one type of frequency demodulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음.

Description

디지틀 방식을 이용한 설정주파수 대역 감지회로
제1도는 본 고안을 도시하는 회로도.
제2도는 제1도의 입력주파수에 다른 각부 출력 파형도.
* 도면의 주요부분에 대한 부호의 설명
M1-M2: 단안정 멀티 바이브레이터 FF1-FF2: 플립플롭
N1-N2: 반전게이트 AG1-AG2: 앤드(AND)게이트
R1-R2: 저항 CH-CL: 캐패시터
VRH-VRL: 가변저항
본 고안은 설정수파수 대역 감지회로에 관한 것으로서, 입력주파수를 디지틀 논리로 선택하는 시스템의 주파수 대역 감지회로에 관한 것이다.
종래는 입력주파수를 그대로 받아 사용되기 때문에 회로에는 외부의 혼신 주파수와 회로에 원하지 않은 주파수가 목적 신호 주파수와 같이 입력되어 회로 오동작의 원인이 되는 문제점이 있었다.
본 고안의 목적은 디지틀 방식에 의한 정확한 주파수를 체크하여 오동작을 방지하여 이어지는 다음단의 회로의 동작을 순차적으로 처리할 수 있도록 함에 있다.
본 고안의 다른 목적은 처리속도를 향상시키며 회로를 단순화함에 있다.
본 고안은 입력주파수를 입력으로하는 두개의 단안정 멀티 바이브레이터와, 상기 단안정 멀티 바이브레이터에 접속된 서로 다른 시정수를 갖는 두개의 RC 결합회로와, 상기 단안정 펄티 바이브레이터의 출력을 데이타 신호로 받아 이 입력을 입력주파수 클럭에 따라 일정간격의 순차로 지연시켜 출력하는 D 플립플롭 회로와, 설정주파수 내일때만 다음 회로로 입력 주파수를 출력토록하며 설정 주파수내가 아닐때는 타회로도 출력하는 디지틀 선택 논리게이트등으로 구성된다.
이하 본 고안의 도면을 참조하여 상세히 설명한다.
제1도는 본 고안을 도시하는 회로도로서, 제1도중 MM1-MM2는 단안정 멀티 바이브레이터 FF1-FF2는 D 플립플롭, N1-N2는 반전게이트(Inverter), R1-R2는 저항, AG1-AG2는 앤드(AND)게이트, CH, CL는 캐패시터, VRH, VRL는 가변저항, f1는 입력주파수 및 그 입력단, Vcc 는 전원, f5는 설정 주파수 내일때의 출력신호 및 그 출력단이다.
본 고안의 실시예는 입력주파수(f1)가 단안정 멀티 바이브레이터(MM1-MM2)에 A단으로 입력됨과 동시에 D 플립플롭(FF1, FF2)의 클럭 입력단(C)에 입력되고, 전원(Vcc)이 가변저항(VRH, VRL)과 캐패시터(CH, CL)에 공급되어 단안정 멀티 바이브레이터(MM1, MM2)의 시정수를 조정하도록하며 또한 저항(R1, R2)을 통해 반전게이트(N1-N2)를 지나 단안정 멀티 바이브레이트(MM1, MM2)의 리세트단자(CD)와 B단에 입력된다. 따라서 가변저항(VRH, VRL)과 캐패시터(CH, CL)에 의해 VRH, CH와 VRL, CL의 시정수에 따라 단안정 멀티 바이브레이터(MM1-MM2)의 출력 펄스폭이 정해지는데, 이때 단안정 멀티 바이브레이터(MM1)의 출력 펄스폭은 입력주파수(f1)의 검출을 원하는 최소폭으로 조정하고, 단안정 멀티 바이브레이터(MM2)의 출력 펄스폭은 입력주파수(f1)의 검출을 원하는 최대폭으로 조정한다.
또한 상기 단안정 멀티 바이브레이터(MM1, MM2)의 출력신호를 각각 D 플립플롭(FF1, FF2)으로 입력하고, 상기 D 플립플롭(FF1, FF2)의 출력단에 연결된 앤드게이트(AG1)로 부터 입력주파수가 원하는 대역에 있는지를 판별하여 앤드게이트(AG2)에 의해 상기 앤드게이트(AG1)와 입력수파수신호(f1)를 논리곱하여 최종출력을 얻도록 한다.
이하 첨부된 제2도를 참조하여 본 고안의 동작을 상세히 설명한다.
제2(a)도는 입력주파수(f1)의 펄스폭이 검출을 원하는 최소폭보다 작을때, 즉 원하는 검출영역의 주파수보다 입력주파수(f1)가 높을때의 제1도 주요부의 파형도이다.
제2(a)도의 a)와 같은 파형이 입력주파수(f1)신호로서 입력되면 단안정 멀티 바이브레이더(MM1)는 입력주파수(f1)의 상승에너지에서 가변저항(VRH)과 콘덴서(CH)에 의해 결정되언 최소 펄스폭의 출력신호를 제2(a)도의 b)와 같이 출력하고, 단안정 멀티 바이브레이터(MM2)도 마찬가지로 가변저항(VRL)과 콘덴서(CL)에 의해 결정되어진 최대펄스폭의 출력신호를 제2(a)도의 d)와 같이 출력한다.
상기한 제2(a)도의 b)와 d)신호를 각각 입력으로 하는 D 플립플롭(FF1, FF2)은 클럭신호로서 입력되는 입력주파수(f1)신호의 하강예지에서 D입력단이 모두 하이레벨이므로 출력단 q로 하이레벨 신호를 제2(a)도의 c)와 e)와 같이 각각 출력한다.
이에따라 D 플립플롭(FF1)의단자와 D 플립플롭(FF2)의 q단자를 입력으로하는 앤드게이트(AG1)는 로우레벨이 출력되고, 상기 앤드게이트(AG1)와 입력주파수(f1)신호를 입력으로 하는 앤드게이트(AG2)는 로우레벨을 출력한다.
제2(b)도는 입력주파수(f1)의 펄스폭이 검출을 원하는 영역내에 들어 있을때, 즉 원하는 검출영역의 주파수 영역내에 입력주파수(f1)가 있을때의 파형도로서, 이때 입력주파수(f1)의 펄스폭은 단안정멀티 바이브레이터(MM1, MM2)의 출력폭 사이에 있게된다.
따라서 제2(b)도의 a)와 같은 입력주파수(f1)의 하강예지에서, 제2(b)도의 b)의d)에 도시된 바와같이 단안정 멀티 바이브레이터(MM1)의 출력신호는 항상 로우레벨 갖게되고 단안정 멀티 바이브레이터(MM2)의 출력신호는 항상 하이레벨을 갖게된다.
따라서 입력주파수(f1)를 클럭 입력으로 하는 D 플립플롭(FF1)의 q단자 출력신호는 로우레벨, 즉 플립플롭(FF1)의단자 출력신호는 하이레벨로 되고, 마찬가지로 D 플립플롭(FF2)의 q 단자 출력신호는 하이레벨이 된다.
이에 따라서 상기 두 하이레벨 신호를 입력으로 하는 앤드게이트(AG1)는 하이레벨을 앤드게이트(AG2)의 입력단으로 출력하게 되어 입력주파수(f1)신로를 인에이블 시킨다.
따라서 앤드게이트(AG2)의 출력신호는 향상 원하는 대역의 주파수신호만이 출력된다.
제3(c)도의 입력주파수(f1)의 펄스폭이 검출을 원하는 최대폭 보다 클때, 즉 원하는 검출영역의 주파수보다 입력주파수(f1)가 낮을때의 파형도이다.
이때의 입력주파수(f1)의 펄스폭은 단안정 멀티 바이브레이터(FF1, FF2)의 출력 펄스폭보다 더 크므로 입력주파수(f1)의 하강에지에서 단안정 멀티 바이브레이터(FF1, FF2)의 출력신호는 모두 로우레벨을 갖게된다.
따라서 D 플립플롭(FF1, FF2)의 q 단자출력신호는 모두 로우가 되어, 결국 앤드게이트(AG1)의 출력신호는 로우레벨로 출력되고 이에 따라 앤드게이트(AG2)의 출력신호도 로우레벨이 출력된다.
따라서 상기한 세가지 동작에 따라 본 고안회로는 설정주파수 대역을 정확히 감지하여 설정주파수내에 있는 입력신호만을 앤드게이트(AG2)를 통하여 정확히 출력할 수 있으며, 앤드게이트(AG1)의 출력신호(f4)는 입력주파수가 설정영역 내에 들어 있지 않음을 나타내는 신호로 사용될 수 있다.
상기한 바와같은 본 고안 회로에 의하면 설정범위내의 주파수 입력을 정확히 검출할수 있고, 또한 가변저항의 조정에 의해 주파수 대역의 설정이 용이하며, 회로자체가 간단히 구성되는 이점과 더불어, 본 고안회로를 주요회로의 입력단에 보호용으로 사용하게 되면 설정된 주파수 범위내의 신호가 아니면 회로자체를 동작시키지 않으므로 혼신 주파수및 잡음주파수에 의해 회로가 오동작하는 것을 방지할 수 있다.

Claims (1)

  1. 디지틀방식의 설정 주파수 대역 감지회로에 있어서, 입력주파수(f1)를 트리거 입력신호로 하며 서로다른 시정수를 갖도록 조정이 가능한 단안정 멀티 바이브레이터(MM1, MM2)와, 상기 입력주파수(f1)를 클럭입력으로 하여 상기 각 단안정 멀티 바이브레이터(MM1, MM2)의 출력신호를 지연시키는 D 플립플롭(FF1, FF2)과, 상기 D 플립플롭(FF1)의단자 출력신호와 상기 D 플립플롭의 q 단자 출력신호를 입력으로 하는 앤드게이트(AG1)와, 상기 앤드케이트(AG1)와 입력주파수(f1)를 입력으로 하는 앤드게이트(AG2)를 포함하여 구성되는 것을 특징으로하는 디지틀 방식을 이용한 설정주파수 대역 감지회로.
KR2019850014203U 1985-10-25 1985-10-25 디지틀 방식을 이용한 설정주파수 대역 감지회로 KR880003604Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850014203U KR880003604Y1 (ko) 1985-10-25 1985-10-25 디지틀 방식을 이용한 설정주파수 대역 감지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850014203U KR880003604Y1 (ko) 1985-10-25 1985-10-25 디지틀 방식을 이용한 설정주파수 대역 감지회로

Publications (2)

Publication Number Publication Date
KR870007497U KR870007497U (ko) 1987-05-13
KR880003604Y1 true KR880003604Y1 (ko) 1988-10-12

Family

ID=19246154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850014203U KR880003604Y1 (ko) 1985-10-25 1985-10-25 디지틀 방식을 이용한 설정주파수 대역 감지회로

Country Status (1)

Country Link
KR (1) KR880003604Y1 (ko)

Also Published As

Publication number Publication date
KR870007497U (ko) 1987-05-13

Similar Documents

Publication Publication Date Title
US4497060A (en) Self-clocking binary receiver
EP0140042A2 (en) Digital phase lock loop circuit
US4524291A (en) Transition detector circuit
US5095232A (en) Timing signal delay circuit with high resolution or accuracy
KR880003604Y1 (ko) 디지틀 방식을 이용한 설정주파수 대역 감지회로
US4282488A (en) Noise eliminator circuit
US4547684A (en) Clock generator
US4224574A (en) Digital frequency quadrupler
JPH0133052B2 (ko)
US5258659A (en) Timed delayed digital signal producing circuit
JPS644680B2 (ko)
KR930006490Y1 (ko) 카드 해독기의 카드 삽입방향 검출장치
KR930003902Y1 (ko) 펄스 발생회로
KR890008933Y1 (ko) 캡스턴 모터 회전방향 전환검출 회로
EP0190578B1 (en) Clock phase discriminator
JPS6348456B2 (ko)
JPH01215113A (ja) パルス信号検出回路
JPS60180214A (ja) 信号整形装置
JPH0749879Y2 (ja) 二値化信号出力装置
JPS57124928A (en) Edge detection circuit
KR950006887Y1 (ko) 펄스 모서리 검출회로
KR960003735Y1 (ko) 오동작 방지용 클럭 발생회로
KR920008539Y1 (ko) 디지탈신호 감지 안정화회로
KR930004087B1 (ko) 디지탈 신호 천이 검출회로
SU1092564A1 (ru) Усилитель считывани дл запоминающего устройства на цилиндрических магнитных доменах

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19851025

UA0201 Request for examination

Patent event date: 19851025

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 19880706

UG1604 Publication of application

Patent event code: UG16041S01I

Comment text: Decision on Publication of Application

Patent event date: 19880913

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19881226

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19890106

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19890106

UR1001 Payment of annual fee

Payment date: 19901228

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 19920928

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 19930326

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 19940929

Start annual number: 7

End annual number: 7

UR1001 Payment of annual fee

Payment date: 19950927

Start annual number: 8

End annual number: 8

UR1001 Payment of annual fee

Payment date: 19960924

Start annual number: 9

End annual number: 9

UR1001 Payment of annual fee

Payment date: 19961231

Start annual number: 10

End annual number: 10

UR1001 Payment of annual fee

Payment date: 19980925

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 19990929

Year of fee payment: 12

UR1001 Payment of annual fee

Payment date: 19990929

Start annual number: 12

End annual number: 12

EXPY Expiration of term
UC1801 Expiration of term