KR880002081A - Message transmitter - Google Patents

Message transmitter Download PDF

Info

Publication number
KR880002081A
KR880002081A KR1019870008306A KR870008306A KR880002081A KR 880002081 A KR880002081 A KR 880002081A KR 1019870008306 A KR1019870008306 A KR 1019870008306A KR 870008306 A KR870008306 A KR 870008306A KR 880002081 A KR880002081 A KR 880002081A
Authority
KR
South Korea
Prior art keywords
transmission
data
transfer
message
address
Prior art date
Application number
KR1019870008306A
Other languages
Korean (ko)
Other versions
KR910001057B1 (en
Inventor
가즈 마사 가와이
Original Assignee
아오이 죠이찌
가부시기가이샤 도시바
이와세 마사히로
도시바 컴퓨터 엔지니어링 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이찌, 가부시기가이샤 도시바, 이와세 마사히로, 도시바 컴퓨터 엔지니어링 가부시기가이샤 filed Critical 아오이 죠이찌
Publication of KR880002081A publication Critical patent/KR880002081A/en
Application granted granted Critical
Publication of KR910001057B1 publication Critical patent/KR910001057B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/167Interprocessor communication using a common memory, e.g. mailbox

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)
  • Computer And Data Communications (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

내용 없음No content

Description

메시지 전송 장치Message transmitter

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음As this is a public information case, the full text was not included.

제3도는 본 발명에 따른 메시지 전송 장치의 배열을 도시한 블록도3 is a block diagram showing an arrangement of a message transmission apparatus according to the present invention.

제4도는 전송될 메시지의 포맷4 is the format of a message to be transmitted.

제5도는 제어 데이타의 전송 동작을 설명하는 플로우챠트5 is a flowchart illustrating the operation of transferring control data.

Claims (18)

입력제어 데이타를 일시적으로 기억하고, 메시지의 전송이 완료될 때까지 입력 전송 요청에 따라 제1 및 제2전송 개시 요청을 선택적으로 생성하고, DMA-전송된 전송 데이타를 일시적으로 기억하는 중계수단을 구비하는데, 상기 메시지는 제어 데이타와 전송 데이타를 포함하되 상기 전송 데이타는 선택적으로 포함하며, 수신 요청을 발생하고, 메시지 전송 지령에 따라 상기 임계수단에 제어 데이타를 출력하고, 상기 중계수단으로 부터의 제1전송 개시 요청 출력에 따라 상기 중계수단에 전송 데이타를 DMA-전송하는 제1 전송수단과, 상기 제1전송수단에 의해 생성된 수신 요청에 따라 상기 중계수단으로 부터의 제어 데이타를 입력시키고, 입력제어 데이타에 따라 전송 요청을 선택적으로 발생하고, 전송 요청을 선택적으로 발생하고, 전송 데이타가 상기 중계수단으로 DMA-전송된 후 상기 중계수단으로 부터의 제2전송 개시 요청 출력에 따라 상기 중계수단에서 그 안으로 전송 데이타를 DMA-전송하는 제2전송수단을 구비하는 것을 특징으로 하는 메시지의 고속전송이 가능한 메시지 전송 장치.A relay means for temporarily storing the input control data, selectively generating the first and second transmission start requests in accordance with the input transmission request until the message transmission is completed, and temporarily storing the DMA-transmitted transmission data; Wherein the message includes control data and transmission data, but optionally includes the transmission data, generates a reception request, outputs control data to the threshold means according to a message transmission instruction, and outputs from the relay means. Inputting first transmission means for DMA-transmitting transmission data to said relay means in accordance with a first transmission start request output, and control data from said relay means in accordance with a reception request generated by said first transmission means, Selectively generating a transmission request according to the input control data, selectively generating a transmission request, and transmitting data And a second transmission means for DMA-transmitting the transmission data therein by the relay means according to the output of the second transmission start request from the relay means after the DMA-transmission to the relay means. 2 possible message transmission devices. 제1항에 있어서, 상기 제2전송수단은 전송될 메시지가 제어 데이타와 전송 데이타를 포함할 때 입력제어 데이타에 따라 전송 요청을 발생하기 위한 수단을 포함하는 것을 특징으로 하는 메시지 전송 장치.2. The apparatus according to claim 1, wherein said second transmission means comprises means for generating a transmission request in accordance with input control data when the message to be transmitted includes control data and transmission data. 제1항에 있어서, 상기 제1전송수단은 상기 메시지 전송 지령에 따라 제1액세스 제어 신호를 생성하고, 이 제1액세스 제어 신호에 따라 상기 중계수단에 제어 데이타를 출력시키는 수단을 포함하는 것을 특징으로 하는 메시지 전송 장치.2. The apparatus according to claim 1, wherein said first transmission means comprises means for generating a first access control signal in accordance with said message transmission command and outputting control data to said relay means in accordance with said first access control signal. Message transmission device. 제3항에 있어서, 상기 중계수단은 상기 제1전송수단에서 제2전송수단으로 제어 데이타를 전송할 수 있도록 제1 및 제2전송수단들 간에 배열된 선입선출식 메모리를 포함하는 것을 특징으로 하는 메시지 전송 장치.4. A message as claimed in claim 3, wherein said relay means comprises a first-in first-out memory arranged between the first and second transfer means to transfer control data from said first transfer means to said second transfer means. Transmission device. 제4항에 있어서, 상기 제1전송수단은 전송 데이타를 상기 중계수단에 DMA-전송하기 위한 DMA제어수단을 포함하고, 상기 중계수단은 선입선출식 메모리의 전송 상태를 지시하는 상태 데이타를 기억하는 상태 레지스터 수단을 포함하고, 상기 제1전송수단은 상태 레지스터의 상태 데이타를 근거로 해서 선입선출식 메모리가 비어있음과 상기 DMA제어수단의 작동 가능한 상태를 판정했을 때, 메시지 전송 지령에 응답해서 제1액세스 제어 신호와 전송 요청을 생성하기 위한 수단을 구비하는 것을 특징으로 하는 메시지 전송 장치.5. The apparatus according to claim 4, wherein said first transfer means includes DMA control means for DMA-transferring transfer data to said relay means, said relay means storing state data indicating a transfer state of a first-in, first-out type memory. A status register means, wherein the first transfer means is further configured in response to the message transfer command when determining that the first-in first-out memory is empty and the operable state of the DMA control means based on the status data of the status register. And a means for generating an access control signal and a transfer request. 제1항에 있어서, 상기 중계수단은 상기 제2전송수단의 전송 요청 출력에 따라 상기 제1전송수단에 제1전송 개시 요청을 출력하고, 상기 전송 데이타가 제1전송 개시 요청에 따라 제1전송수단으로 부터 DMA-전송될 때 상기 제2전송수단에 제2전송 개시 요청을 출력하고, 상기 전송 데이타가 제2전송 개시 요청에 따라 상기 제2전송수단에 DMA-전송되고 메시지 전송이 아직 완료되지 않았을 때 상기 제1전송수단에 제1 전송 개시 요청을 출력하는 전송 개시 요청 발생수단을 구비하는 것을 특징으로 하는 메시지 전송 장치.The transmission method according to claim 1, wherein the relaying means outputs a first transmission start request to the first transmission means in accordance with the transmission request output of the second transmission means, and the transmission data transmits the first transmission according to the first transmission start request. Outputting a second transfer initiation request to said second transfer means when it is DMA-transmitted from the means, said transfer data being DMA-transmitted to said second transfer means in accordance with a second transfer start request and message transmission not yet completed And a transmission start request generating means for outputting a first transmission start request to said first transmission means when not in use. 제1액세스 전송 신호에 응답해서 메시지 입력을 일시적으로 기억하고 제2액세스 제어 신호에 응답해서 상기 기억된 메시지를 출력하는 중계수단과, 메시지 전송 지령에 따라 제1액세스 제어 신호와 수신 요청을 발생하고, 상기 제1액세스 제어 신호에 응답해서 상기 중계수단에 메시지를 출력하는 제1전송수단과, 상기 제1전송수단에 의해 생성된 수신 요청에 따라 상기 제1액세스 제어 신호와 무관하게 제2액세스 제어 신호를 발생하고, 상기 제2액세스 제어 신호에 따라 상기 중계수단으로 부터의 메시지를 입력하는 제2전송수단을 구비하는 것을 특징으로 하는 메시지 판독 및 기입 액세스를 동시에 처리할 수 있는 메시지 전송 장치.Relay means for temporarily storing a message input in response to a first access transmission signal and outputting the stored message in response to a second access control signal, and generating a first access control signal and a reception request in accordance with a message transmission instruction; First transmission means for outputting a message to the relay means in response to the first access control signal, and second access control irrespective of the first access control signal according to a reception request generated by the first transmission means. And a second transmitting means for generating a signal and inputting a message from the relaying means in accordance with the second access control signal. 제7항에 있어서, 상기 중계수단은 상기 제1전송수단에 의해 생성된 수신 요청을 상기 제2전송수단에 의한 수신 요청으로 교체시키는 수단을 아울러 구비하는 것을 특징으로 하는 메시지 전송 장치.8. The apparatus according to claim 7, wherein said relay means further comprises means for replacing a reception request generated by said first transmission means with a reception request by said second transmission means. 제7항에 있어서, 상기 제1전송수단은 상기 중계수단에 메시지를 출력시킨 후 상기 수신 요청을 발생하기 위한 수단을 포함하는 것을 특징으로 하는 메시지 전송 장치.8. The apparatus according to claim 7, wherein said first transmitting means comprises means for generating said receiving request after outputting a message to said relaying means. 제7항에 있어서, 상기 중계수단은 상기 제1전송수단으로 부터의 메시지를 제2전송수단에 전송시키기 위해 상기 제1 및 제2전송수단 간에 배열된 선입선출식 메모리를 포함하는 것을 특징으로 하는 메시지 전송 장치.8. A relay according to claim 7, wherein said relay means comprises a first-in first-out memory arranged between said first and second transmission means for transmitting a message from said first transmission means to a second transmission means. Message transmission device. 제10항에 있어서, 상기 중계수단은 상기 선입선출식 메모리의 기억영역이 비어 있는지의 여부를 나타내는 상태 데이타를 기억하는 상태 레지스터 수단을 포함하고, 상기 제1전송수단은 메시지 전송 지령에 응답해서 상기 상태 레지스터 수단의 상태 데이타에 따라 선입선출식 메모리의 상태를 식별하고, 상기 메모리가 비었을 때 제1액세스 제어 신호와 수신 요청을 발생하는 수단을 아울러 구비하는 것을 특징으로 하는 메시지 전송 장치.11. The apparatus according to claim 10, wherein said relay means includes status register means for storing status data indicating whether a storage area of said first-in, first-out type memory is empty, and said first transfer means is adapted to respond to a message transfer instruction. And a means for identifying the state of the first-in, first-out memory according to the state data of the state register means, and generating means for generating a first access control signal and a reception request when the memory is empty. 제1 및 제2 메모리들에 대한 어드레스 공간을 효과적으로 이용할 수 있으면서 제1 및 제2 메모리들간에서 메시지를 전송할 수 있는 메시지 전송 장치는 제1버퍼에 순차적으로 입력되고 소정 데이타 길이 단위로 구성되는 제1어드레스를 가지는 데어 데이타를 일시적으로 기억하고, 소정 데이타 길이 단위로 이루어지는 전송 데이타의 DMA-전송이 완료될 때까지 입력 전송 요청에 따라 제1 및 제2전송 개시 요청을 선택적으로 발생하고, 제2어드레스를 갖는 제2버퍼에 DMA-전송된 전송 데이타를 일시적을 기억하는 중계수단을 구비하는데, 상기 메시지는 제어 데이타와 전송 데이타를 포함하되 상기 전송 데이타는 선택적으로 포함하며, 수신 요청을 발생하고, 메시지 전송 지령에 따라 상기 중계수단의 제1버퍼에 포함된 제1메모리로 부터 제어 데이타를 소정 데이타 길이 단위로 순차적으로 출력시키고, 상기 중계수단으로 부터의 제1전송 개시 요청 출력에 응답해서 상기 제1메모리에서 상기 제2버퍼를 향해 전송 데이타를 순차적으로 DMA-전송하는데 제1전송수단을 구비하는데, 상기 제1메모리는 데이타를 소정의 데이타 길이 단위로 기억하며, 상기 수신 요청에 따라 상기 중계수단의 제1버퍼로 부터의 제어 데이타를 소정 데이타 길이 단위로 순차적으로 입력하고, 입력 제어 데이타에 따라 전송 요청을 선택적으로 발생하고, 상기 제2전송 개시 요청에 응답해서 상기 전송 데이타를 상기 중계수단의 제2버퍼에서 이 버퍼에 포함된 제2메모리를 향해 순차적으로 소정 데이타 길이 단위로 DMA-전송하는 제2전송수단을 구비하는 것을 특징으로 하는 메시지 전송장치.A message transmission apparatus capable of effectively using an address space for the first and second memories while transmitting a message between the first and second memories may be sequentially input to the first buffer and configured as a predetermined data length unit. Temporarily storing the data having the address, and selectively generating the first and second transfer start requests according to the input transfer request until the DMA-transfer of the transfer data in units of a predetermined data length is completed, and the second address. A relay means for temporarily storing DMA-transmitted transmission data in a second buffer having a message, the message including control data and transmission data, wherein the transmission data is optionally included, generating a receive request, and generating a message. Predetermined control data from the first memory included in the first buffer of the relay means according to the transfer command. A first transmission means for sequentially outputting in the order of the other length and sequentially DMA-transmitting the transmission data from the first memory toward the second buffer in response to the output of the first transmission start request from the relay means. The first memory stores data in units of a predetermined data length, and sequentially inputs control data from the first buffer of the relay unit in units of a predetermined data length in response to the reception request. Optionally generating a transfer request, and sequentially in response to the second transfer initiation request, transfer the transfer data in a predetermined data length unit from the second buffer of the relay means toward the second memory included in this buffer. And a second transmission means. 제12항에 있어서, 상기 제1버퍼는 제1전송수단에서 제2전송수단으로 제어 데이타를 전송시키기 위한 상기 제1 및 제2전송수단간에 배열된 선입선출식 메모리인 것을 특징으로 하는 메시지 전송 장치.13. The message transmitting apparatus of claim 12, wherein the first buffer is a first-in, first-out memory arranged between the first and second transfer means for transferring control data from the first transfer means to the second transfer means. . 제12항에 있어서, 상기 제1버퍼는 제2전송수단에 대한 제3어드레스를 갖고, 제2버퍼는 상기 제2전송수단에 대한 제4어드레스를 갖는 것을 특징으로 하는 메시지 전송 장치.The apparatus of claim 12, wherein the first buffer has a third address for the second transmission means, and the second buffer has a fourth address for the second transmission means. 제14항에 있어서, 상기 제3어드레스는 상기 제1어드레스와 동일하고, 제4어드레스는 제2어드레스와 동일한 것을 특징으로 하는 메시지 전송장치.15. The apparatus of claim 14, wherein the third address is the same as the first address, and the fourth address is the same as the second address. 제14항에 있어서, 상기 제1전송수단은 제1의 DMA콘트롤러 수단을 포함하고, 상기 제2전송수단은 제2의 DMA콘트롤러 수단을 포함하고, 상기 제1의 DMA콘트롤러 수단은 액세스될 상기 제1메모리 영역의 개시 어드레스를 일시적으로 기억하는 제1어드레스 카운터와 상기 제2버퍼에 할당된 제2어드레스를 기억하기 위한 제1어드레스 레지스터와, DMA-전송될 전송 데이타의 길이를 기억하기 위한 전송 길이 카운터와 상기 제1어드레스 카운터 값에 의해 지정된 상기 제1메모리의 어드레스에서 상기 제1어드레스 레지스터 값에 의해 지정된 상기 제2버퍼를 향해 상기 전송 데이타를 DMA-전송하고, 어드레스 카운트 값을 1씩 갱신시키고, 상기 중계수단의 제1전송 개시 요청 출력에 따라 전송 길이 카운터 값을 1씩 감소시키는 DMA전송수단을 구비하고, 상기 제2의 DMA콘트롤러 수단은 액세스될 상기 제2메모리 영역의 개시 어드레스를 일시적으로 기억하는 제2어드레스 카운터와, 상기 제2버퍼의 제4어드레스를 기억하기 위한 제2어드레스 레지스터와, DMA-전송될 전송 데이타의 길이를 기억하는 전송 길이 카운터와, 상기 제2어드레스 레지스터에 의해 지정된 제2버퍼에서 상기 제2어드레서 카운터에 의해 지정된 제2메모리의 어드레스를 향해 전송 데이타를 DMA-전송하고, 상기 제2어드레스 카운터 값을 1씩 갱신시키고, 상기 중계수단으로 부터의 제2전송 개시 요청 출력에 응답해서 상기 전송 길이 카운터 값을 1씩 감소시키는 DMA전송수단을 구비하는 것을 특징으로 하는 메시지 전송 장치.15. The apparatus of claim 14, wherein the first transfer means comprises a first DMA controller means, the second transfer means comprises a second DMA controller means, and wherein the first DMA controller means is to be accessed. A first address counter for temporarily storing the start address of one memory area, a first address register for storing a second address assigned to the second buffer, and a transfer length for storing a length of transfer data to be DMA-transferd. DMA-transmits the transfer data from the address of the first memory specified by the counter and the first address counter value to the second buffer designated by the first address register value and updates the address count value by one And DMA transmission means for decreasing a transmission length counter value by one according to the output of the first transmission start request of the relay means, and the second DMA control. The second means includes: a second address counter for temporarily storing a start address of the second memory area to be accessed; a second address register for storing a fourth address of the second buffer; and a length of transmission data to be DMA-transmitted. DMA-transfers the transfer data from the second buffer designated by the second address register to the address of the second memory designated by the second address counter, and stores the second address counter value. And DMA transfer means for updating the value by 1 and decrementing the transmission length counter value by one in response to the output of the second transfer start request from the relay means. 제12항에 있어서, 상기 제2전송수단은 전송될 메시지가 제어 데이타와 전송 데이타를 포함했을 때 제어 데이타 입력에 따라 전송 요청을 발생하기 위한 수단을 포함하는 것을 특징으로 하는 메시지 전송 장치.13. The message transmitting apparatus according to claim 12, wherein said second transmitting means comprises means for generating a transmission request according to a control data input when a message to be transmitted includes control data and transmission data. 제12항에 있어서, 상기 제1전송수단은 메시지 전송 지령에 응답해서 상기 제1버퍼와 수신 요청에 대한 제1액세스 제어 신호를 생성하고, 상기 제1액세스 제어 신호에 따라 제1버퍼에 제어 데이타를 출력하는 수단을 포함하고, 상기 제2전송수단은 상기 제1전송수단에 의해 발생된 수신 요청에 따라 상기 액세스 제어 신호와는 무관하게 상기 제1버퍼에 대한 제2액세스 제어 신호를 생성하고, 제2액세스 제어 신호에 따라 제1버퍼로 부터의 제어 데이타를 입력하는 수단을 포함하는 것을 특징으로 하는 메시지 전송 장치.13. The apparatus of claim 12, wherein the first transmission means generates a first access control signal for the first buffer and the reception request in response to a message transmission instruction, and controls data in a first buffer in accordance with the first access control signal. A means for outputting a signal, wherein the second transmission means generates a second access control signal for the first buffer regardless of the access control signal according to a reception request generated by the first transmission means, And means for inputting control data from the first buffer in accordance with the second access control signal. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR8708306A 1986-07-30 1987-07-30 Message transmited devices KR910001057B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61177713A JPS6336356A (en) 1986-07-30 1986-07-30 Message transferring system
JP177713 1986-07-30

Publications (2)

Publication Number Publication Date
KR880002081A true KR880002081A (en) 1988-04-29
KR910001057B1 KR910001057B1 (en) 1991-02-23

Family

ID=16035807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8708306A KR910001057B1 (en) 1986-07-30 1987-07-30 Message transmited devices

Country Status (2)

Country Link
JP (1) JPS6336356A (en)
KR (1) KR910001057B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0223451A (en) * 1988-07-13 1990-01-25 Fujitsu Ltd Dma transfer system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5999520A (en) * 1982-11-29 1984-06-08 Nec Corp Interprocessor communication control system
JPS6121559A (en) * 1984-06-29 1986-01-30 Fujitsu Ltd System for transferring data directly between memories

Also Published As

Publication number Publication date
KR910001057B1 (en) 1991-02-23
JPS6336356A (en) 1988-02-17

Similar Documents

Publication Publication Date Title
US4275440A (en) I/O Interrupt sequencing for real time and burst mode devices
KR880010366A (en) Microcomputer for communication control
KR880014430A (en) Robot system control method and device
KR880000858A (en) Multiprocessor Level Change Synchronizer
KR880011678A (en) Memory access control unit
KR870004365A (en) Channel data transmission device with serial transmission line and transmission method thereof
KR910001522A (en) Data transmission method and data processing system using this method
KR840004273A (en) Circuit for controlling external memory
KR860000595A (en) Memory access control method for information processing device
KR850001570A (en) Microprocessor and information processing device using the same
KR880002081A (en) Message transmitter
KR910003618A (en) Control system for controlling consumer devices
KR830008235A (en) Communication Multiplexer with Two Microprocessors
KR960039740A (en) Electronic apparatus and communication control method thereof
JPH026263B2 (en)
KR890004226A (en) Peripheral Repeater Boxes for Computer Systems
KR970016983A (en) Global bus matching device using buffer
JPS57187728A (en) Data transfer control method
KR880014467A (en) Computer workstation with video update device
JP2944193B2 (en) Data receiving device
KR100365344B1 (en) Device for processing data of network access system and method thereof
KR970705116A (en) A Display Controller Capable of Accessing Graphics Data from a Shared System Memory.
JPH0122300Y2 (en)
KR100243010B1 (en) Ethernet buffer memory controller
JP2595808B2 (en) Memory device for distributed processing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990126

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee